1、维修电工技师（电子技术口试题） 设计带有校时功能的数字时钟,一. 设计要求,一. “时”“分”十进制显示，秒信号用发光二极管显示。 二. 计时以24小时为一个周期。 三. 具有校时功能。 四. 具有闹钟功能。 五. 芯片主要采用TTL集成电路。,二. 数字时钟的基本工作原理,采用50Hz的220V交流电作为标准时间源，经整形后产生稳定的脉冲信号，作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位 ，小时计数器计满24后，各计数器清零，重新计数。计数器的输出经译码器送显示器。,数字时钟电路方框图,1. 标准时间源,采用50Hz的2
2、20V的交流电作为标准时间源，通过降压、整形、分频后得到秒信号。,施密特整形电路,INPUT A 二进制计数脉冲输入 INPUT B 五进制计数脉冲输入 QA二进制输出 QD、QC、QB五进制输出 0 计数 R0（1）、R0（2）=1 清零0 计数 R9（1）、R9（2）=1 置9（1001）,74LS90 二五十进制异步计数器,2. 计数、译码、显示电路,一. 时、分、秒计数器电路分、秒计数器采用60进制，时计数器采用24进制。芯片全部采用74LS160。74LS160是可预置的十进制同步计数器。它的管脚和功能如下：,二. 译码、显示电路译码器由4片74LS49组成，每1片74LS49驱动1
3、只数码管，显示时和分。,计数、译码、显示电路,3. 校时电路,本题只进行时和分的校时，校时的方法是将秒、分、时3个计数器的串行计时方式改为并行校时计数方式，也就是将秒信号并行送到分、时2个计数器，使分、时计数器快速计数到需要的数值，然后再恢复到串行计数方式。,当S5和S6都接到“计时”时，并行输入的秒脉冲信号断开，进行串行计时；当S5或S6接到“校时”时，秒计数器保持，停止计数，此时时或分计数器的CP脉冲是秒信号，进行快速计数，以达到校时的目的。,4. 起闹电路,起闹电路由3部分组成：起闹控制电路、起闹定时电路和起闹可控振荡器。 1.起闹控制电路,2.起闹定时电路,定时的时间T=CTXRTXln2=0.7CTXRT,3. 起闹可控振荡器,A,B,C,D,1,2,C1,C2,当起闹定时输出Q=0时，2个集电极开路门输出端悬空，电容C1、C2处于稳态，线圈上无交变的电流，故扬声器没有声音。当起闹定时输出Q=1时，假设C1开始充电，则C点电位逐渐下降，下降到1.4V后，C2开始充电，C1开始放电，B点电位逐渐下降，下降到1.4V后，C1开始充电，C2开始放电，周而复始，C1、C2轮流不停地充电和放电，在线圈上形成交变的电流，扬声器发出声音。,
