1、4. 说明存取周期和存取时间的区别。 解：存取时间仅为完成一次操作的时间（存取时间）， 存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即： 存取周期 = 存取时间 + 恢复时间 5. 什么是存储器的带宽？若存储器的数据总线宽度为32位，存取周期为200ns， 则存储器的带宽是多少？ 解：存储器的带宽指单位时间内从存储器写入或读出的最大数据数。 存储器带宽 / 1s = 32位 / 200ns 存储器带宽 = 160M位/秒 = 20MB/S = 5M字/秒,6. 某机字长为32位，其存储容量是64KB，按字编址它的寻址范围是多少？ 若主存以字节编址，试画出主存字地址和字节地址的分配情况
2、。 解：存储容量是64KB时，按字节编址的寻址范围就是64K 个字节， 则：按字寻址范围 = 64K / 4 = 16K 个字,0,1,2,3,6,5,4,65534,65532,7,65535,65533,字地址 HB字节地址 LB,0 4 8 65528 65532,7. 一个容量为16K X 32位的存储器，其地址线和数据线的总和是多少？ 当选用下列不同规格的存储芯片时，各需要多少片？ 1KX4位，2KX8位，4KX4位，16KX1位，4KX8位，8KX8位 解： 地址线和数据线的总和 = 14 + 32 = 46根； 各需要的片数为： 1K X 4：16K X 32 / 1K X 4
3、= 16 X 8 = 128片 2K X 8：16K X 32 / 2K X 8 = 8 X 4 = 32片 4K X 4：16K X 32 / 4K X 4 = 4 X 8 = 32片 16K X 1：16K X 32 / 16K X 1 = 32片 4K X 8：16K X 32 / 4K X 8 = 4 X 4 = 16片 8K X 8：16K X 32 / 8K X 8 = 2 X 4 = 8片,9. 什么叫刷新？为什么要刷新？说明刷新有几种方法。解：刷新对DRAM定期进行的全部重写过程； 刷新原因因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作； 常用的刷
4、新方法有三种集中式、分散式、异步式。 集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新； 分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间； 异步式：是集中式和分散式的折衷。,10. 半导体存储器芯片的译码驱动方式有几种？ 解：半导体存储器芯片的译码驱动方式有两种： 线选法（单译码器）和重合法（双译码器）。 线选法：地址译码信号只选中同一个字的所有位，结构简单，费器材； 重合法：地址分行、列两部分译码，行、列译码线的交叉点即为所选单元。 这种方法通过行、列译码信号的重合来选址，也称矩阵译码。 可大大节省器材用量，是最常用的译码驱动方式。,12. 画出用1024X4位的存储
5、芯片组成一个容量为64KX8位的存储器逻辑框图。 要求将64K分成4个页面，每个页面分16组，指出共需多少片存储芯片。 解：设采用SRAM芯片， 总片数 = 64K X 8位 / 1K X 4位 = 64 X 2 = 128片 题意分析：本题设计的存储器结构上分为总体、页面、组三级， 因此画图时也应分三级画。首先应确定各级的容量： 页容量 = 总容量 / 页面数 = 64K X 8位 / 4 = 16K X 8位；,组容量 = 页面容量 / 组 = 16KX8位 / 16 = 1KX8位； 组内片数 = 组容量 / 片容量 = 1KX8位 / 1KX4位 = 2片（位扩展）； 地址分配：,页面
6、号 组号 组内地址,2 4 10,A15 A14 A13 A10 A9 A0,页面逻辑框图：（字扩展）,1KX8（组0）,1KX8（组1）,1KX8（组2）,1KX8（组15）,组 译 码 器 4:16,-CS0,-CS1,-CS2,-CS15,A90 -WE D70,A10A11A12A13,-CEi,16KX8,存储器逻辑框图：（字扩展）,16KX8（页面0）,16KX8（页面1）,16KX8（页面2）,16KX8（页面3）,A14A15,-CE0,-CE1,-CE2,-CE3,A130 -WE D70,页 面 译 码 器 2:4,13. 设有一个64KX8位的RAM芯片，试问该芯片共有多
7、少个基本单元电路（简称存储基元）？欲设计一种具有上述同样多存储基元的芯片，要求对芯片字长的选择应满足地址线和数据线的总和为最小，试确定这种芯片的地址线和数据线，并说明有几种解答。 解： 存储基元总数 = 64KX8位 = 512K位 = 219位； 思路：如要满足地址线和数据线总和最小，应尽量把存储元安排在字向， 因为地址位数和字数成2的幂的关系，可较好地压缩线数。,设地址线根数为a，数据线根数为b，则片容量为：2aXb = 219；b = 219-a； 若 a = 19，b = 1，总和 = 19+1 = 20； a = 18，b = 2，总和 = 18+2 = 20； a = 17，b =
8、 4，总和 = 17+4 = 21； a = 16，b = 8，总和 = 16+8 = 24； 由上可看出：片字数越少，片字长越长，引脚数越多。 片字数、片位数均按2的幂变化。 结论：如果满足地址线和数据线的总和为最小，这种芯片的引脚分配方案有 两种：地址线 = 19根，数据线 = 1根； 或地址线 = 18根，数据线 = 2根。,14. 某8位微型机地址码为18位，若使用4KX4位的RAM芯片组成模块板结构的存储器，试问： （1）该机所允许的最大主存空间是多少？ （2）若每个模块板为32KX8位，共需几个模块板？ （3）每个模块板内共有几片RAM芯片？ （4）共有多少片RAM？ （5）CPU
9、如何选择各模块板？,解： （1）218 = 256K，则该机所允许的最大主存空间是256KX8位（或256KB）； （2）模块板总数 = 256KX8 / 32KX8 = 8块； （3）板内片数 = 32KX8位 / 4KX4位 = 8X2 = 16片 (8组)； （4）总片数 = 16片X8 = 128片； （5）CPU通过最高3位地址译码选板，次高3位地址译码选组。 地址格式分配如下：,板地址 组地址 片内地址,3 3 12,17 15 14 12 11 0,15. 设CPU共有16根地址线，8根数据线， 并用-MREQ（低电平有效）作访存控制信号， R/-W作读写命令信号（高电平为读，低
10、电评为写）。现有下列存储芯片： ROM（2KX8位，4KX4位，8KX8位）， RAM（1KX4位，2KX8位，4KX8位）， 及74138译码器和其他门电路（门电路自定）。 试从上述规格中选用合适芯片，画出CPU和存储芯片的连接图。要求： （1）最小4K地址为系统程序区，409616383地址范围为用户程序区； （2）指出选用的存储芯片类型及数量； （3）详细画出片选逻辑。,解：因为，地址范围决定了存储器的容量。所以：ROM 0 4K ( 0 4095) = 4 K * 8RAM 4096 16383 = 12K * 8,选ROM 4K*4 两片 （片选信号最少，电路信号传输效率高） 选RA
11、M 4K*8 三片 （片选信号最少）,A B C0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1,输入信号,输出信号,控制信号,G1G2AG2B,74138 3-8译码器,高电平有效,低电平有效,低电平有效,连 片 选 信 号,连 地 址 信 号,A0A11 4K*4 /CS D7D4,CPU,A11A0,D7D0,/WE,3-8 译 码 器,A14 A13 A12, /Y3 /Y2 /Y1 /Y0,/MREQ,2.4、主存储器与CPU的连接,第一组地址 0 4K： 0000 0000 0000 0000 0000 1111 1111 1111 第二组地址 4K
12、8K： 0001 0000 0000 0000 0001 1111 1111 1111 第二组地址 8K12K： 0010 0000 0000 0000 0010 1111 1111 1111 第二组地址 12K16K：0011 0000 0000 0000 0011 1111 1111 1111,A0A11 /CS 4K*4 D3D0,A0A11 4K*8 /CS D7D0,A0A11 /CS 4K*8 D7D0,C B A,000,001,A0A11 /CS 4K*8 D7D0,G1,G2A,G2B,A15,010,011,16. 设CPU共有16根地址线，8根数据线， 并用-MREQ（低
13、电平有效）作访存控制信号， R/-W作读写命令信号（高电平为读，低电评为写）。 现有8片8KX8位的RAM芯片与CPU相连，试回答： （1）用74138译码器画出CPU与存储芯片的连接图； （2）写出每片RAM的地址范围； （3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地址的存储 芯片都有与其相同的数据，分析故障原因。 （4）根据（1）的连接图，若出现地址线A13与CPU断线，并搭接到高电平上， 将出现什么后果？,CPU,A12A0,D7D0,/WE,3-8 译 码 器,A15 A14 A13, /Y3 /Y2 /Y1 /Y0,/MREQ,第一片地址 0 8K： 000 0
14、 0000 0000 0000 000 1 1111 1111 1111 第二片地址 8K16K： 001 0 0000 0000 0000 001 1 1111 1111 1111 第三片地址 16K24K：010 0 0000 0000 0000 010 1 1111 1111 1111 第四片24K32K；第五片32K40K；第六片40K48K；第七片48K56K 第八片地址 56K64K：111 0 0000 0000 0000 111 1 1111 1111 1111,A0A12 8K*8 /CS D7D0,A0A12 /CS 8K*8 D7D0,C B A,A0A12 /CS 8K
15、*8 D7D0,A0A12 /CS 8K*8 D7D0,000,001,010,111,G1,G2A,G2B,（2）地址空间分配图：,8K*8 RAM 8K*8 RAM 8K*8 RAM 8K*8 RAM 8K*8 RAM 8K*8 RAM 8K*8 RAM 8K*8 RAM,Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7,08191 819216383 1638424575 2457632767 3276840959 4096049151 4915257343 5734465535,（3）如果运行时发现不论往哪片RAM写入数据后，以A000H为起始地 址的存储芯片都有与其相同的数据， 101
16、0 0000 0000 0000 Y5 则根本的故障原因为： 该存储芯片的片选输入端很可能总是处于低电平。可能的情况有： 1）该片的-CS端与-WE端错连或短路； 2）该片的-CS端与CPU的-MREQ端错连或短路； 3）该片的-CS端与地线错连或短路； 在此，假设芯片与译码器本身都是好的。,（4）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒 为“1”的情况。此时存储器只能寻址A13=1的地址空间，A13=0的 另一半地址空间将永远访问不到。若对A13=0的地址空间进行访问， 只能错误地访问到A13=1的对应空间中去。,22. 某机字长16位，常规的存储空间为64K字，若想
17、不改用其他高速的存储芯片，而使访存速度提高到8倍，可采取什么措施？画图说明。 解：若想不改用高速存储芯片，而使访存速度提高到8倍， 可采取多体交叉存取技术，图示如下：,0 8 M0 8K*2B,1 9 M1 8K*2B,2 10 M2 8K*2B,3 11 M3 8K*2B,4 12 M4 8K*2B,5 13 M5 8K*2B,6 14 M6 8K*2B,7 15 M7 8K*2B,存储管理,存储总线,8体交叉访问时序：,启动M0： 启动M1： 启动M2： 启动M3： 启动M4： 启动M5： 启动M6： 启动M7：,t,单体存取周期,由图可知：每隔1/8个存取周期就可在存储总线上获得一个数据。,
