1、第五章 数字集成电路 (基础）,上海大学 自动化系 林小玲,数字信号与模拟信号数制码制逻辑代收基础,5.1 数字电路的基础知识,5.1.1 数字信号与模拟信号,电子电路,模拟电路,数字电路,信号与时间的关系连续,信号与时间的关系离散,电子技术,电子器件,电子电路,电子系统,分立元件电路,集成电路,end,模拟信号：时间连续、数值也连续的物理量。 数字信号：时间和数值均离散的物理量，常用数字0和1表示。注意：0和1并不是普通代数中的数值，在数字电路中，应称为：逻辑0和逻辑1。他们并不表示实际数值的大小，而是代表某两种截然不同的状态。如：信号的无和有；条件的非和是；事件的假和真电路的断和通；电键的
2、开和闭；电压的小和大，低和高等。在电路上通常用逻辑电平来表示：分别是低电平和高电平。在数字电路中：3.6V为标准高电平，0.3V为标准低电平。 但近年来：2.4V以上均视为高电平，而1.4V以下均视为低电平。,数字波形的描述：周期、频率、脉宽和占空比。脉宽（tw）：表示脉冲的作用时间，即高电平持续时间。 占空比（q）：表示脉宽与周期的百分比。 上升时间（t r） 和下降时间（tf）：从脉冲幅值的10%到90% 所经 历的时间如图：,模拟量的数字表示 ：,模拟量可以用数字0、1的编码来表示，即二进制码 表示,数字电路特点 ：,工作信号是用二进制数字信号，只有0、1两种可能取值,在稳态时，工作在截
3、止和导通状态，关心的仅是输出和输入之间的逻辑关系。,数字电路不仅能进行数值运算，而且能进行逻辑判断和逻辑运算。,1、十进制数2、二进制数、八进制数和十六进制数3、各种数制之间的相互转换,5.1.2 数制,所谓“数制”，指进位计数制，即用进位的方法来计数.数制包括计数符号（数码）和进位规则两个方面。常用数制有十进制、二进制、八进制、十六进制等。,1. 十进制数的表示法,十进制数 基数10 ，进位规则 遵循逢10进位 数码有10个状态 ：0，1，2，3，4，5，6，7，8，9如：（123. 5）10 或（123. 5）D 或 123. 5 数值大小计算方法:123. 5 = 1 102 + 2 1
4、01 + 3 100 + 5 10-1,K2,K1,K0,K-1,以小数点为界按位编号,不难得出，十进制数的计算表达式为：,推广到一般：R进制数的计算表达式为：,R：进位基数 Ri：第i位的位权 Ki：第i位的系数,2、二进制数基数2 , 遵循逢2进位 数码2个：0，1二进制数数值大小计算：( 101101.1 ) 2 或 （101101.1）B,K5,K4,K3,K2,K1,K0,K-1,以小数点为界按位编号,= 1 25 + 0 24+ 123+ 1 22 + 0 21+ 1 20 + 1 2-1 = 45.5,八进制数基数8 , 遵循逢8进位 数码8个：0，1，2，3，4，5，6，7八进
5、制数数值大小计算：( 73.6 ) 8 或 （73.6）o,K1,K0,K-1,以小数点为界按位编号,= 7 81 + 3 80+ 6 8-1 = 59.75,十六进制数基数16 , 遵循逢16进位数码16个：0，1， 、 ，9，A，B，C，D，E，F,十六进制数数值大小计算：( BF3C8 )16 或 （BF3C8）H =11 163 + 15 16 2+ 3 161+ 12 160 +8 16-1 =489565,3、各种数制之间的相互转换（1） 任意进制数 十进制数 (按表示法展开)方法: 与数值大小计算过程相同。例： （101101.1）B = 125+024+123+122+021+
6、120+12-1= 455 （BF3C.8）H = 11 163 +15 16 2+3161+12160+816-1= 489565,(2) 十进制数 任意进制数,用除法和乘法完成整数部分：除N取余，商零为止，结果低位在上高位在下 小数部分：乘N取整，到零为止，结果高位在上低位在下,小数部分的位数取决于精度要求,整数部分：除N取余，商零为止，结果:低位在上,高位在下,例1 十进制数 二进制数 125. 125 二进制数,2 125 取余2 62 1 低位2 31 02 15 1 2 7 12 3 12 1 1 0 1 高位,故： 125 = （111 1101）B,小数部分：乘N取整，到零为止
7、，结果高位在上，低位在下（即乘2取整法，位数取决于要求精度）取整0. 125 2 = 0. 25 0 高位 0. 25 2 = 0. 5 00. 5 2 = 1. 0 1 低位 故 : 0. 125D =0. 001B,将整数部分和小数部分结合起来， 故：125. 125 = （111 1101. 001）B,整数部分：除N取余，商零为止，结果上低下高,例2 十进制数 八进制数 125. 125 八进制数,8 125 取余8 15 5 低位8 1 70 1 高位故： 125 = （175）O,小数部分：乘N取整，到零为止，结果高位在上，低位在下（即乘2取整法，位数取决于要求精度）取整0. 12
8、5 8 = 1. 0 1,将整数部分和小数部分结合起来， 故：125. 125 = （175.1）O,小数为 0,（3）二进制数与八、十六进制数的相互转换 二进制数与八、十六进制数间的关系 二进制数转换为八、十六进制数 八、十六进制数转换为二进制数,二进制数与十六进制数间的关系八进制数的进位基数 8 = 231位八进制数对应3位二进制数十六进制数的进位基数 16 = 241位十六进制数对应4位二进制数,二进制数转换为八进制数 方法： 以小数点为基准，分别向左和向右每3位划为一组， 不足3位补0（整数部分补在前面，小数部分补 在后面），每一组用其对应的八进制数代替。 例： （11110. 01）
9、B = （011110. 010）B= （3 6 . 2）O （1111101. 001）B = （001 111 101. 001）B= （1 7 5 . 1）O,二进制数转换为十六进制数 方法： 以小数点为基准，分别向左和向右每4位划为一组， 不足4位补0 （整数部分补在前面，小数部分补 在后面），每一组用其对应的十六进制数代替。 例： （11110. 01）B = （00011110. 0100）B= （1 E . 4）H （1111101. 001）B = （0111 1101. 0010）B= （ 7 D . 2）H, 八进制数转换为二进制数方法：将每位八进制数用其对应的3位二进制数
10、代替即可。例 ： （63. 4）O = （110 011. 100）B =（110011. 1）B（17. 2）O = （001 111. 010）B = （1111. 01）B,十六进制数转换为二进制数方法：将每位十六进制数用其对应的4位二进制数代替即可。例 ： （1E. 4）H = （0001 1110. 0100）B = （11110. 01）B （7D. 2）H = （0111 1101. 0010）B = （1111101. 001）B,（4）八、十六进制数之间的相互转换通过二进制中转。 例：（73.6）O（111011.11）B（3B.C）H（AB.C）H（10101011.11）
11、B（253.6）O,码制：用某组代码形象地表示某数的实际值或者表示某个文字符号。,5.1.3 二进制码,二 - 十进制码 (BCD码)( Binary Coded Decimal codes),用四位二进制代码来表示一位十进制数码,这样的代码称为二-十进制码,或BCD码.,四位二进制有16种不同的组合,可以在这16种代码中任选10种表示十进制数的10个不同符号,选择方法很多.选择方法不同,就能得到不同的编码形式.,常见的BCD码有8421码、5421码、2421码、余3码等。,8421码是一种权码，四位二进制数中的每一位都对应有固定的权，从高位到低位的权依次为8，4，2，1按权相加，即可得到所
12、代表的十进制数。例如：1001=8+1=9，0110=4+2=6。,还可以取四位二进制码的前五种和后五种状态，代表十进制的09十个数，中间六种状态不用，这就构成了2421码。它也是一种有权码，从高位到低位的权依次为2，4，2，1按权相加，即可得到所代表的十进制数,常用BCD码,(1) 有权BCD码：每位数码都有确定的位权的码，例如：8421码、5421码、2421码.,如: 5421码1011代表5+0+2+1=8;2421码1100代表2+4+0+0=6.,* 5421BCD码和2421BCD码不唯一.,例: 2421BCD码0110也可表示6,* 在表中：, 8421BCD码和代表09的二
13、进制数一一对应；, 5421BCD码的前5个码和8421BCD码相同，后5个码在前5个码的基础上加1000构成，这样的码，前5个码和后5 个码一一对应相同，仅高位不同；, 2421BCD码的前5个码和8421BCD码相同，后5个码以中心对称取反,这样的码称为自反代码. 例：,40100 51011,00000 91111,(2) 无权BCD码：每位数码无确定的位权，例如：余3码. 余3码的编码规律为: 在8421BCD码上加0011,2. 格雷码(Gray码),格雷码为无权码,特点为：相邻两个代码之间仅有一位不同,其余各位均相同.具有这种特点的代码称为循环码,格雷码是循环码.,例 6的余3码为
14、: 0110+0011=1001,格雷码和四位二进制码之间的关系:,设四位二进制码为B3B2B1B0,格雷码为R3R2R1R0, 则,3. 奇偶校验码,原代码的基础上增加一个码位使代码中含有的1的个数均为奇数（称为奇校验）或偶数（称为偶校验），通过检查代码中含有的1的奇偶性来判别代码的合法性。,具有检错能力的代码,4. 字符数字码,美国信息交换的标准代码（简称ASCII）是应用最为广泛的字符数字码,字符数字码能表示计算机键盘上能看到的各种符号和功能,5.1.4 逻辑代数基础,研究数字电路的基础为逻辑代数，由英国数学家George Boole在1847年提出的，逻辑代数也称布尔代数.,逻辑代数中
15、只有三种基本逻辑运算,即“与”、“或”、“非”。,1. 与逻辑关系和“与门”,(1) 逻辑关系定义：只有决定一事件的全部条件都具备时，这件事才成立；如果有一个或一个以上条件不具备，则这件事就不成立。这样的因果关系称为“与”逻辑关系。,与逻辑电路,5.1.4.1 基本逻辑运算,若将开关断开和灯的熄灭状态用逻辑量“0”表示;将开关合上和灯亮的状态用逻辑量“1”表示,则上述状态表可表示为:,与门的逻辑功能概括： 1）有“0”出“0”； 2）全“1”出“1”。,（2） 半导体二极管的开关特性,下面以硅二极管为例,(a) 导通条件及导通时的特点,(b) 截止条件及截止时的特点,(c) 开关时间, 开启时
16、间: 由反向截止转换为正向导通所需要的时间.二极管的开启时间很小,可忽略不计。,关断时间: 由正向导通转换为反向截止所需要的时间。二极管的关断时间大约几纳秒。,(3)二极管与门电路,假设：二极管为理想开关； 输入信号VIL=0V,VIH=3V.,分两种情况分析：,1) A、B、C三端输入均为3V,二极管DA、DB、DC均导通F=3V,2) A、B、C三端输入有0V信号输入时，如A、B为0V, C端输入3V,二极管DA、DB导通,DC截止 F=0V,（4） 与逻辑运算规则 逻辑乘 0 0=0 0 1=0 1 0=0 1 1=1,4组2输入与门 封装形式：陶方扁平,4组2输入与非门 封装形式：双列
17、直插,2. 或逻辑关系和“或门”,（1）或逻辑关系定义：在决定一事件的各种条件中,只要有一个或一个以上条件具备时，这件事就成立;只有所有的条件都不具备时,这件事就不成立.这样的因果关系称为“或”逻辑关系。,或逻辑电路,或门的逻辑功能概括为: 1) 有“1”出“1”; 2) 全“0” 出“0”.,(2) 或逻辑运算规则 逻辑加 0+0=0， 0+1=1， 1+0=1， 1+1=1,(3) 二极管或门,假设：二极管为理想开关； 输入信号VIL=0V,VIH=3V。,A、B、C三端输入 均为0V，二极管DA、DB、DC均导通 F=0V,2) A、B、C三端输入有 3V信号输入时，如A、B为3V, C
18、端输入0V， 二极管DA、DB导通,DC 截止 F=3V,3. 非逻辑关系和“非门”,（1）非逻辑关系定义:假定事件F成立与否同条件A的具备与否有关,若A具备,则F不成立;若A不具备,则F成立.F和A之间的这种因果关系称为“非”逻辑关系.,非逻辑电路,（2）“非门”电路,工作原理(设三极管电流放大倍数=30),Vi=0V,则三极管基极电位VB0V,满足截止条件VBE0.5V, 三极管截止,IC=0, VO=Vcc=3V, 为高电平。, Vi=3V，三极管饱和。因为饱和时VB=0.7V,基极电流IB=(ViVB)/R1(VB VBB)/R2=(3 0.7)/1.5 (0.7 (5)/10=0.9
19、6mA,而三极管饱和时所需要的最小基极电流IBS=ICS/=(VccVCE)/(RC )=(3 0.3)/(130)=0.09mA,结论: 由于 IBIBS所以,三 极管饱和.输出为低电平.VO=0.10.3V,(3) 运算规则：非逻辑 逻辑反,5.1.4.2 复合逻辑运算,1. 与非逻辑及与非门,与非逻辑特点：全“1”出“0”，有“0”出“1”,2. 或非逻辑 运算及“或非”门,或非逻辑特点：全“0”出“1”，有“1”出“0”,异或逻辑的功能为:,1) 相同得“0”; 2) 相异得“1”.,3.异或逻辑运算及“异或”门,4. 三态输出门(TSL门),三态门(TSL门)的输出有三个状态,即:
20、0,1和高阻,在使用中,由控制端(称使能控制端)来控制电路的输出状态。,当EN=1时,P=1,二极管截止,电路等效为普通与非门。,2) 当EN=0时,P=0,T4 和T5均截止,输出 高阻态。,三态门的基本用途为实现用一根导线轮流传输几个不同的数据或控制信号,通常将接受多个门的输出信号的线称为总线。,例 试利用与非门来组成非门、与门和或门,非门：,与门：,或门：,5.1.4.6 逻辑代数的运算公式和规则, 公理、定律与常用公式,公理,交换律,结合律,分配律,0-1律,重叠律,互补律,还原律,反演律,0 0 = 0,0 1 =1 0 =0,1 1 = 1,0+ 0 = 0,0+ 1 =1 + 0
21、 =1,1+ 1 = 1,A B = B A,A+ B = B + A,(A B) C = A (B C),(A+ B)+ C = A+ (B+ C),自等律,A ( B+ C ) = A B+ A C,A+ B C =( A+ B) (A+ C ),A 0=0 A+ 1=1,A 1=A A+ 0=A,A A=A A+ A=A,吸收律,消因律,包含律,合并律,A+A B=A+B A (A+B)=A,证明方法,A B,1,1,1,0,1,1,1,0,1,0,0,0,1,0,0,0,等式右边,公式可推广：,逻辑代数的运算公式和规则, 三个基本运算规则,任何一个含有某变量的等式，如果等式中所有出现此
22、变量的位置均代之以一个逻辑函数式，则此等式依然成立,得,由此反演律能推广到n个变量：,利用反演律,基本运算规则,对于任意一个逻辑函数式F，做如下处理：, 若把式中的运算符“.”换成“+”, “+” 换成“.”;, 常量“0”换成“1”，“1”换成“0”；, 原变量换成反变量，反变量换成原变量,那么得到的新函数式称为原函数式F的反函数式。,注：, 保持原函数的运算次序-先与后或，必要时适当地加入括号, 不属于单个变量上的非号有两种处理方法, 非号保留，而非号下面的函数式按反演规则变换, 将非号去掉，而非号下的函数式保留不变,F(A、B、C),其反函数为,或,基本运算规则,对于任意一个逻辑函数，做
23、如下处理：,1）若把式中的运算符“.”换成“+”，“+”换成“.”；,2）常量“0”换成“1”，“1”换成“0”,得到新函数式为原函数式F的对偶式F，也称对偶函数, 对偶规则：,如果两个函数式相等，则它们对应的对偶式也相等。即 若 F1 = F2 则F1= F2。使公式的数目增加一倍。, 求对偶式时运算顺序不变，且它只变换运算符和常量，其变量是不变的。,注：, 函数式中有“”和“”运算符，求反函数及对偶函数时，要将运算符“”换成“”， “”换成“”。,其对偶式,5.1.4.7 逻辑函数的表示与化简,一、逻辑函数,用有限个与、或、非逻辑运算符，按某种逻辑关系将逻辑变量A、B、C、.连接起来，所得
24、的表达式F = f（A、B、C、.）称为逻辑函数。,二、逻辑函数的表示方法,真值表,逻辑函数式,逻辑图,波形图,取值：逻辑0、逻辑1。逻辑0和逻辑1不代表数值大小，仅表示相互矛盾、相互对立的两种逻辑态,F,断“0”,合“1”,亮“1”,灭“0”,0,0,0,0,1,1,0, 挑出函数值为1的项,1, 每个函数值为1的输入变量取值组合写成一个乘积项, 这些乘积项作逻辑加,逻辑代数的基本公式, 逻辑电路所用门的数量少, 每个门的输入端个数少, 逻辑电路构成级数少, 逻辑电路保证能可靠地工作,二、逻辑函数的简化,最简式的标准, 首先是式中乘积项最少, 与或表达式的简化,代数法化简函数,与门的输入端个
25、数少, 消项： 利用A + AB = A消去多余的项AB,代数法化简函数,解：, 或与表达式的简化,(1) 并项法,=（AB）C+（AB）C,在化简中注意 代入规则的使用,(2)吸收法,利用公式 A+AB=A,(3) 消项法,(4) 消因子法,=AB+C,(5) 配项法, 几种常用的数制：二进制、八进制、十六进制和十进制以及相互间的转换, 码制部分：自然二进制码、格雷码、和常用的BCD码,任意一个R进制数按权展开：, 带符号数在计算机中的三种基本表示方法：原码、反码和补码， 运算结果的正确性以及溢出的性质：利用变形补码可判断机器。, 逻辑问题的描述可用真值表、函数式、逻辑图, 分析和设计逻辑电
26、路的重要数学工具：布尔代数,5.2 集成门电路,逻辑门：完成一些基本逻辑功能的电子电路。现使用的 主要为集成逻辑门。,上节已介绍晶体管的开关特性及组成的门电路,本节着重讨论的TTL和CMOS门电路的逻辑功能和电气特性,简要介绍其他类型的双极型和MOS门电路,TTL电路分类:中速TTL、高速TTL(HTTL)、肖特基TTL(STTL)、低功耗TTL(LTTL) 、低功耗肖特基TTL(LSTTL) 、先进低功耗肖特基TTL(ALSTTL)等。,5.2.1 TTL门电路,三极管三极管逻辑门电路(TTL),是指输入端和输出端都用三极管的电路,简称TTL电路,是双极型数字集成电路。,1. TTL与非门典
27、型电路及其工作原理,(1) 电路组成,电路分三个部分: 输入级、中间级、输出级。, 输入级：R1、V1,V1为多发射极晶体管, 中间级: Rc2、V2、RE2,分相、放大作用, 输出级: R4、V4、V3、VD,输出级特点： 静态功耗低，开关速 度快，这种电路结构 称为推拉式电路。,(2) 工作原理,（a）当输入全为高电平3.6V时。V2、V3饱和导通，由于V2饱和导通，UC2=1V。V4和二极管D都截止。如图所示。由于V3饱和导通，输出电压为：UO=UCES30.3V，实现了与非门的逻辑功能之一：输入全为高电平时，输出为低电平。,（b）当输入有低电平0.3V 该发射结导通，UB1=1V。V2
28、、V3都截止。如图所示。忽略流过RC2的电流，UB4UCC=5V 。由于V4和VD导通，所以： UOUCC-UBE4-UD=5-0.7-0.7=3.6（V）实现了与非门的逻辑功能的另一方面：输入有低电平时，输出为高电平。,综合上述两种情况，该电路满足与非的逻辑功能,2.TTL与非门的电压传输特性,电压传输特性是指输出电压UO随输入电压UI的变化规律。UO=f(UI),特性曲线分析,截止区,V3管截止.,线性区,V3管截止,V4管 处于放大区 (射极跟随输出).,转折区,V2、V3由放大 进入饱和,V4进入截止.,饱和区,V3管饱和.,UOH,UOL,UTH,主要参数,(1)输出高电平UOH,
29、低电平UOL。,TTL集成电路系列型号及性能表,系 列标准系列 低功耗肖 特基系列 肖特基系列 先进低功耗 肖特基系列 高速系列 先进肖特 基系列 快速系列 低功耗系列,型号举例740074LS00 74S0074ALS00 74F0074AS00 74H00 74l00,功耗/门 P(mW)102191410222,传输时延tpd(ns)10103431.5635,时延功耗积P tpd(PJ)10020574121513235,电源电压VCC=5V 逻辑摆幅 3.5V,3.其他类型的TTL门电路,(1)集电极开路门(OC门) (以与非门为例说明),OC门的特点:,1) 实现线与功能,说明:
30、普通的TTL电路不能将输出端连在一起,输出端连在一起,可能使电路形成低阻通道,使电路因电流过大而烧毁; 由于OC门的集电极是开路的,要实现正常的逻辑功能,需外加上拉电阻。,2) 作电平转换器,改变和上拉电阻相连的电源值，可改变输出高电平的值。,3) 作驱动器,OC门能输出较大的电压和电流，可直接作为驱动器驱动发光二极管、脉冲变压器等。,OC门的缺点：工作速度慢。原因： 推拉式输出结构被破坏，使输出端负载电容的充电要经过RL。,(2) 三态输出门(TSL门),三态门(TSL门)的输出有三个状态,即: 0,1和高阻,在使用中,由控制端(称使能控制端)来控制电路的输出状态。,E=0：二极管D反偏，此
31、时电路功能与一般与非门无区别，输出:E=1：一方面因为T1有一个输入端为低，使V2、V5截止。另一方面由于二极管导通，迫使T3的基极电位变低，致使V3、V4也截止。输出F便被悬空，即处于高阻状态。,5.2.2 CMOS门电路,MOS门电路具有制造工艺简单、集成度高、功耗低、体积小、成品率高等优点。特别适用于中、大规模集成电路的制造，在目前数字集成电路产品中占据了相当大的比例,1. CMOS与非门电路,由两个串联的NMOS管和两个并联的PMOS管构成的两输入端的CMOS与非门电路如图所示。逻辑功能如下： （1）当输入A、B均为高电平时，TN1和TN2导通，TP1和TP2截止，输出端F为低电平；（
32、2）当输入A、B中至少有一个为 低电平时，对应的TN1 和TN2中至少有一个截止，TP1和TP2中至少有 一个导通，输出F为高电平。 该电路实现了“与非”逻辑功能。,2. CMOS或非门电路,由两个并联的NMOS管和两个串联的PMOS管构成一个两输入端的CMOS或非门电路如图所示。该电路逻辑功能如下： （1）当输入A、B均为低电平时，TN1和TN2截止，TP1和TP2导通，输出F为高电平； （2）当输入端A、B 中至少有 一个为高电平时，则对应的TN1、TN2中便至少有一个导通，TP1、TP2中便至少有一个截止，使输出F为低电平。该电路实现了“或非”逻辑功能。,3. CMOS三态门电路,图所示是一个低电平使能控制的三态非门，该电路是在CMOS反相器的基础上增加NMOS。EN=1，TN和TP同时截止，输出F 呈高阻状态； EN =0，TN和TP同时导通，非门正常工作。CMOS三态门也可用于总线传输。,谢谢!,
