1、,1、什么叫中断响应(Interrupt Response)处理机从发现中断请求、中止现行程序到调出中断处理程序的过程。其中的实质性工作是中断请求设备的识别和程序的切换。,二 、中断响应,2、中断响应的条件(以下同时满足则进入中断响应周期)(1)中断源有中断请求,其中断请求触发器处于“1”状态；(2)接口中未对该请求设屏蔽,即中断屏蔽触发器为“0”；(3)CPU允许中断,即CPU内部设置的中断允许触发器EINT为开放状态(开中断)；(4)中断请求的级别高于当前程序的优先级；(5)一条指令执行完毕(如图7.16所示).,取指周期,执行周期,间址周期,中断周期,有间址吗,是,否,有中断吗,是,否,
2、图7.16 指令周期的流程,7.3.3 程序中断的处理过程,中断的过程一般分为几个阶段:中断请求、中断响应、中断判优、中断服务和中断返回.,一、中断请求信号的建立与传送,某个中断源在准备就绪,且相应的中断屏蔽触发器在非屏蔽状态(MASK=0),其中断请求触发器(INTR)被置“1”, 通过相应的信号传送电路(公共传送线路、独立请求线等)将其中断请求信号送往CPU.,3、中断响应周期与中断隐指令,中断响应周期(INTC):指响应中断开始至执行服务程序之前CPU所处的一个机器周期状态.CPU一旦进入中断周期,即执行一条中断隐指令. 中断隐指令, 它类似于一条指令,但在 机器指令系统中并不存在,是C
3、PU在中断周期由硬件自动完成的一条指令.,3、中断响应周期与中断隐指令,中断隐指令完成以下操作:(1) 发中断响应信号(INTA)(2) 关中断(关闭中断允许触发器EINT,使EINT置“0”) 为保护断点期间不被更高级的中断请求所打断,保证被中断的程序在中断服务程序执行完后能接着正确地执行下去.(3) 保护程序断点为了使得切换前后的程序能正确运行,将程序状态字PSW和PC的内容压入堆栈.(4) 寻找服务程序入口地址通过硬件自动生成向量地址,进而找到中断向量(即中断服务程序的入口地址),将其送入PC.详见 图7.17.,响应中断(发INTA信号),关 中 断,保护断点，找中断源,转移到中断服务
4、子程序,图7.17 中断响应周期完成的工作,硬件直接实现(相当于执行了一条机器指令,称为隐指令),三、中断服务处理,不同设备的服务程序是不同的,但其程序流程类似.一般中断服务程序的流程包括:保护现场、 中断服务、 恢复现场和中断返回.1、保护现场 含义是将中断服务程序中用到的通用寄存器的内容保存起来.具体做法是,在中断服务程序起始部分安排若干条存数指令,将寄存器的内容存至存储器中保存,或用进栈指令将现场内容压入堆栈.,三、中断服务处理,2、中断服务中断服务程序的主体部分 对不同的中断源,中断服务操作不同 若中断源为打印机,中断服务程序中的指令为数据传送指令,将CPU中需要打印的字符代码,送入接
5、口中的数据端口,供打印之用.,三、中断服务处理,3、恢复现场中断服务程序的 结尾部分含义是将原程序中的“现场”恢复到原来的寄存器中具体做法是,用取数指令或出栈指令,将保存在存储器(或堆栈)中的信息,送到原来的寄存器4、中断返回中断服务程序的最后一条指令为中断返回指令其作用是将原程序断点处内容(PC、PSW)送回原寄存器,以便继续执行原程序,7.3.4 中断屏蔽技术,一、 概念 多重中断:计算机在处理中断的过程中,有可能出现新的中断请求.此时,如果CPU暂停现行的中断服务程序,转去执行新的中断请求,称为中断嵌套,或多级中断,如图7.18所示. 单重中断:若CPU在执行中断服务程序时,对新的中断请
6、求不予理睬,称为单级中断. 两种中断的处理流程略有不同,见图7.19.,主程序,一级中断 服务程序,二级中断 服务程序,三级中断 服务程序,图7.18 多重中断示意图,第一次中断请求,优先级别更高的 中断请求,优先级别更高的 中断请求,返回,中断服务程序,中断周期,取指令,执行指令,中断否,N,Y,中断响应,关中断,保存断点,中断向量PC,保护现场,设备服务,恢复现场,开中断,中断返回,中断服务程序,中断周期,取指令,执行指令,中断否,N,Y,中断响应,关中断,保存断点,中断向量PC,保护现场,设备服务,关中断、恢复现场、,中断返回,设置新屏蔽字、开中断,图7.19 单重中断和多重中断服务程序
7、流程,单重中断,多重中断,区别:“开中断”的设置时间不同,恢复屏蔽字、开中断,返回,二、实现多重中断的条件 提前设置“开中断”指令(见图7.18) 优先级别高的中断源有权中断优先级别低 的中断源例如:有A、B、C、D四个中断源,优先级为ABCD.,主程序,中断请求,A,B,C,D,中断服务程序,图7.20 多重中断处理示意图,B、C,D,A,为保证级别低的中断源不干扰级别高的中断源的中断处理过程,特采用屏蔽技术. 三、屏蔽技术 1、屏蔽触发器与屏蔽字:接口中每级(n级)中断源均有各自的中断屏蔽触发器(共n个),用来决定是否屏蔽该中断源提出的中断请求,它们组成n位的中断屏蔽寄存器,其内容,称之为
8、屏蔽码(屏蔽字). 屏蔽字与中断源的优先级别是一一对应的.见表7.1.,优先级,屏蔽字,A,A,B,C,D,1,1,1,1,B,0,1,1,1,C,0,0,1,1,D,0,0,0,1,表7.1 中断优先级与屏蔽字的关系,2、屏蔽技术可改变优先等级 中断响应优先级:指CPU响应各中断源请求的优先次序,这种次序是由硬件(排队判优线路) 决定的. 中断处理优先级:指CPU对各中断请求处理的先后次序. 如不使用屏蔽技术,响应的优先次序就是处理的优先次序.,(1) 中断响应优先级与中断处理优先级相同的情况下屏蔽码的设置,例：设某机中有4级响应优先权,由高到低为1234,每级对应一位屏蔽码.如果中断处理优
9、先级和中断响应优先级相同,屏蔽码的设置如下所示：,程序级别 屏蔽码 备注1级 2级 3 级 4 级 第1级中断 1 1 1 1 0开放第2级中断 0 1 1 1 第3级中断 0 0 1 1 1屏蔽第4级中断 0 0 0 1 用户程序 0 0 0 0,表7.2 程序优先级别与屏蔽码,。,。,。,Q,D,&,1,Q Q,INTR,D,来自CPU的中断查询信号,MASK,Q,图7.9 接口电路中D、INTR、MASK和中断查询信号的关系,回顾:,向量地址形成部件(编码器),与,与,与,INTR1,INTR2,INTR3,INTR4,INTR1,INTR2,INTR3,INTR4,排队器,向量地址 ,
10、设备1,设备2,设备3,设备4,中断请求 寄存器,图7.13 独立请求方式的优先级排队逻辑,中断屏蔽寄存器,设备1,设备2,设备3,设备4,0,0,0,0,用户程序运行当中的屏蔽字,中断请求寄存器和中断屏蔽寄存器的关系,见图7.9,1屏蔽 0开放,向量地址形成部件(编码器),与,与,与,INTR1,INTR2,INTR3,INTR4,INTR1,INTR2,INTR3,INTR4,排队器,向量地址 ,设备1,设备2,设备3,设备4,中断请求 寄存器,图7.13 独立请求方式的优先级排队逻辑,中断屏蔽寄存器,设备1,设备2,设备3,设备4,1,1,1,1,设备1中断服务程序中的屏蔽字(响应优先级
11、别=处理优先级别),中断请求寄存器和中断屏蔽寄存器的关系,见图7.9,1屏蔽 0开放,向量地址形成部件(编码器),与,与,与,INTR1,INTR2,INTR3,INTR4,INTR1,INTR2,INTR3,INTR4,排队器,向量地址 ,设备1,设备2,设备3,设备4,中断请求 寄存器,图7.13 独立请求方式的优先级排队逻辑,中断屏蔽寄存器,设备1,设备2,设备3,设备4,0,1,1,1,设备2中断服务程序中的屏蔽字(响应优先级别=处理优先级别),中断请求寄存器和中断屏蔽寄存器的关系,见图7.9,1屏蔽 0开放,向量地址形成部件(编码器),与,与,与,INTR1,INTR2,INTR3,
12、INTR4,INTR1,INTR2,INTR3,INTR4,排队器,向量地址 ,设备1,设备2,设备3,设备4,中断请求 寄存器,图7.13 独立请求方式的优先级排队逻辑,中断屏蔽寄存器,设备1,设备2,设备3,设备4,0,0,1,1,设备3中断服务程序中的屏蔽字(响应优先级别=处理优先级别),中断请求寄存器和中断屏蔽寄存器的关系,见图7.9,1屏蔽 0开放,向量地址形成部件(编码器),与,与,与,INTR1,INTR2,INTR3,INTR4,INTR1,INTR2,INTR3,INTR4,排队器,向量地址 ,设备1,设备2,设备3,设备4,中断请求 寄存器,图7.13 独立请求方式的优先级
13、排队逻辑,中断屏蔽寄存器,设备1,设备2,设备3,设备4,0,0,0,1,设备4中断服务程序中的屏蔽字(响应优先级别=处理优先级别),中断请求寄存器和中断屏蔽寄存器的关系,见图7.9,1屏蔽 0开放,例:如果CPU在执行某一个正常程序时出现了1、2、4级的中断请求,在执行4级中断的中断处理程序的过程当中,又出现了3级中断请求,在执行3级中断的中断处理过程中,又出现了1级中断请求,画出CPU执行程序的轨迹图.,主程序, ,中断服务程序,1,2,3,4,(3),(1),注意：是在主程序执行完一条指令后，才转去执行相应的中断服务程序。原因见P276图8.3或图7.19。,(2)改变中断处理优先级的情
14、况下屏蔽码的设置,如果采用中断屏蔽技术来改变中断处理的次序,如将上例中处理次序改为1432,只需将中断屏蔽码改为：,表7.3 修改中断处理次序屏蔽码,程序级别 屏蔽码 备注1级 2级 3 级 4 级 第1级中断 1 1 1 1 0开放第2级中断 0 1 0 0 第3级中断 0 1 1 0 1屏蔽第4级中断 0 1 1 1 用户程序 0 0 0 0,总结：中断过程示意图,CPU检测到中断请求并决定响应此请求,在本指令执行完毕进入中断隐指令流程,关中断,保存断点,判断优先级别最高的中断源,中断服务程序入口地址,转中断服务程序,主程序,保存现场信息；保存旧屏蔽字并设置新屏蔽字；开中断,执行中断服务子
15、程序,关中断；恢复旧屏蔽字及其它现场信息；开中断；返回,中断服务程序,图7. 2 1中断处理过程示意图,(P.303) 第8题：设某机有5级中断：L0，L1，L2，L3，L4，其中断响应优先次序为：L0最高，L1次之，L4最低。现在要求将中断处理次序改为L1L3L0L4L2，试问：,(1)表8.2中(见下页)各级中断处理程序的各级中断屏蔽值如何设置(每级对应一位,该位为“0”表示允许中断,该位为“1”表示中断屏蔽)?,解:1 中断处理程序级别 中断处理级屏蔽位L0 L1 L2 L3 L4 L0 1 0 1 0 1L1 1 1 1 1 1L2 0 0 1 0 0L3 1 0 1 1 1L4 0
16、0 1 0 1,(2)若这5级中断同时都发出中断请求,按更改后的次序画出进入各中断处理程序的过程示意图.,图7.22 CPU运行程序的轨迹,L4L3L2L1L0,中断服务程序,现行程序,1-5同时 提出 中断请求,例:某计算机系统共有5级中断,其中断响应优先级从高到低为 2 3 4 5,先按如下规定修改:各级中断处理时均屏蔽本级中断,且处理1级中断时屏蔽2、3、4、5级中断;处理2级中断时屏蔽3、4、5级中断;处理4级中断时不屏蔽其它中断;处理3级中断时屏蔽4级和5级中断;处理5级中断时屏蔽4级中断.试问中断处理优先级(从高到低)顺序如何排列?并给出各级中断处理程序的中断屏蔽字? 解:实际中断
17、处理优先级(从高到低)顺序为1 2 3 5 41级中断屏蔽字为: 11111;2级中断屏蔽字为: 01111;3级中断屏蔽字为: 00111;4级中断屏蔽字为: 00010;5级中断屏蔽字为: 00011,练习：某计算机中断系统有4级中断I1，I2，I3和I4，中断响应的优先次序是I1 I2 I3 I4。每级中断对应一个屏蔽码，屏蔽码中某位为“1”表示禁止中断，为“0”表示允许中断。各级中断处理程序与屏蔽码的关系如下表所示。,中断处理程序,屏蔽码,I1级,I2级,I4级,I3级,I1级,I4级,I3级,I2级,1 1 1 1,0 1 1 1,0 0 1 1,0 0 0 1,（1）确定中断处理的
18、优先次序；,(1)确定中断处理的优先次序；解：由表可知，中断处理的优先次序与中断响应的优 先次序一致。,(2)在ti时刻I1，I2和I4级同时提出中断请求，中断 处理完毕后，在tj时刻I3级发出中断申请，在CPU为I3 服务过程中，I1级发出请求，在CPU为I1服务时，I2级发 出请求。试画出CPU的运行轨迹。,I1 I2 I3 I4,用户 程序,I1，I2，I4,I3,I1,I2,中断服 务程序,中断 时间,ti,tj,(3)若将中断处理次序设为I1 I4 I3 I2,问将怎样设置各级的屏蔽码？,中断处理程序,屏蔽码,I1级,I2级,I4级,I3级,I1级,I4级,I3级,I2级,1 1 1
19、 1,0 1 0 0,0 1 1 0,0 1 1 1,(4)按照(3)确定的中断处理次序,画出在(2)的 情况下CPU的运行轨迹.,解：(4) 中断处理次序为I1 I4 I3 I2； ti时刻I1，I2和I4级同时产生中断，中断处理完毕后，在tj时刻I3级发出请求，CPU为I3服务时，I1级发出请求，CPU为I1服务时，I2级发出请求。CPU运行轨迹如下图。,中断 时间,用户 程序,中断服 务程序,I1 I2 I3 I4,ti,I1，I2，I4,tj,I3,I1,I2,练习：教材P.282【例1】： 参见P.280图8.7即二维中断系统结构图。请问： （1）在中断情况下，CPU和设备的优先级如
20、何考虑？请按降序排列各设备的中断优先级。 解：优先次序为：设备ABCDEFGHICPU。 （2）若CPU现执行设备B的中断服务程序， IM2，IM1，IM0的状态是什么？如果CPU执行设备D的中断服务程序， IM2，IM1，IM0的状态又是什么？（注：IMi为0开放，1屏蔽） 解：执行设备B的中断服务程序时，IM2IM1IM0=111；执行设备D的中断服务程序时，IM2IM1IM0=011。,中断优先 级排队 电路 与 中断控制 逻辑,IM2,IR2,IR1,IM1,IR0,IM0,0 1,0 1,设备A,设备B,设备C,与,与,0 1,0 1,0 1,0 1,与,设备D,设备E,设备F,设备
21、G,设备H,设备I,CPU,2级IR,1级IR,0级IR,高 优先权 低,高优 先 权低,图7.23 一维、二维多级中断结构,解：每一级的IM标志不能对该级中的个别设备单独进行屏蔽。,（4）假如设备C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？ 解：把设备C单独放在第三级上，使该级优先权最高，并令IM3=0。,（3）每一级的IM能否对某个优先级的个别设备单独进行屏蔽？,例：作示意图表示用程序中断方式进行数据I/O时，CPU与外设、外设与外设并行工作的操作时序，从中分析程序中断方式进行I/O操作的优点和不足。 解答： 用两台外设与CPU共同工作的情况为例作示意图如下,CPU工作,
22、主程序,设备1工作,设备2工作,启 动 设 备1,启 动 设 备2,设中 备断1 请求,设 备2 中 断 请 求,设备1 中断处理程序,设备2 中断处理程序,优点：CPU与外设及外设与外设的 并行提高了CPU的工作效率。,不足：响应一次中断只交换一个字节，整块数据交换要 多次中断；随着外设增多，CPU额外开销明显加大，甚至 可能“中断饱和”；只适用于CPU与低速设备交换数据， 高速、成组交换信息的外设无法采用程序中断方式。,例:某计算机的CPU主频为500MHZ,CPI为5(即每条指令平均需要5个时钟周期).假定某外设的数据传输率为0.5MB/s,采用中断方式与主机进行数据传送,以32位为传输
23、单位,对应的中断服务程序包含18条指令,中断服务的其他开销相当于2条指令的执行时间.请回答下列问题,要求给出计算过程.(1) 在中断方式下,CPU用于该外设I/O的时间占整个CPU时间的百分比是多少?,解:(1)CPU每秒包括500106个时钟周期；中断服务程序包括的时钟数为(18+2) 5=100即在中断方式下,CPU每次用于数据传送的时钟周期数为100为达到外设0.5MB/s的数据传输率,外设每秒申请的中断次数:0.5MB/4B=1250001秒内用于中断的开销:100 125000=12500000=12.5M个时钟周期CPU用于该外设I/O的时间占整个CPU时间的百分比:12.5M/5
24、00M=2.5%,或,与,与,与,与,与,与,与,与,与,向量地址产生电路（编码器）,CPU,INTA,INT,INTRA,INTRB,INTRC,IRR,IMR,数据线,0 1A,0 1C,0 1B,0 1A,0 1B,0 1C,例.有A、B、C三个中断源，优先权从高到低为ABC。设计其链式判优电路。,与,与,与,与,与,与,与,0 A,0 B,0 C,0 D,0 A,0 B,0 C,0 D,IRR,IMR,IRA,IRB,IRC,IRD,IRA,IRB,IRC,IRD,排队器,例.有A、B、C、D四个中断源，优先权从高到低为ABCD。设计其独立请求方式的判优电路。,1、中断发生时,程序计数
25、器内容的保护,是由( )完成的. A.硬件自动 B.进栈指令和转移指令 2、在中断响应周期,置“0”允许中断触发器是由( )完成的. A.硬件自动 B.程序员在编制中断服务程序时设置的 C.关中断指令 3、I/O接口中数据缓冲器的作用是( ). 用来暂存CPU和外设之间传送的数据 用来暂存外设的状态 C . 用来暂存外设的地址,4、中断允许触发器用于( )。 A.向CPU发中断请求 B.指示正有中断在进行 C.开放或关闭中断系统 D.指示中断处理结束 5、在中断响应周期，CPU主要完成: A.关中断，保护断点，发中断响应信号并形成中断服务程序入口地址 B.开中断，保护断点，发中断响应信号并形成
26、中断服务程序入口地址 C.关中断，执行中断服务程序 D.开中断，执行中断服务程序,6、DMA方式是在( )之间建立一条直接数据通路. A.I/O设备和主存 B.两个I/O设备 C. I/O设备和CPU D.主存和CPU 7、在DMA方式中，由( ) 发出DMA请求。 A.外部设备 B.DMC C.CPU D.主存 8、 DMA方式中，周期“窃取”是窃取( ) . A.存取周期 B.指令周期 C.CPU周期 D.时钟周期,9、中断周期前是( )，中断周期后是( )。 A.取指周期，执行周期； B.执行周期，取指周期 ； C.间址周期，执行周期。 10、微型机系统中，主机和高速硬盘进行数据交换一般
27、采用( )方式。 A.程序查询； B.程序中断； C.DMA。,11、DMA方式的接口电路中有程序中断部件，其作用是( )。 A. 实现数据传送； B. 向CPU申请使用总线； C. 向CPU提出传输结束。 12、I/O设备与主机交换信息的方式中，中断方式的特点是（ ）。 A. CPU与设备串行工作，传送与主程序串行工作； B. CPU与设备并行工作，传送与主程序串行工作； C. CPU与设备并行工作，传送与主程序并行工作。 13、I/O设备与主机交换信息的方式中，DMA方式的特点是（ ）。 A.B.C同上题。,14、在统一编址方式下,下面的说法( )是对的. A.一个具体地址只能对应输入输出
28、设备 B.一个具体地址只能对应内存单元 C.一个具体地址既可能对应输入输出设备又可能对应内存单元 D.一个具体地址只对应I/O设备或只对应内存单元 15、在独立编址方式下,下面的说法( )是对的. A，B，C，D同上,16.在存储单元和I/O设备统一编址的方式下,存储单元和I/O设备是依据( )来区分的. A. 不同的地址码 B. 不同的地址线 C. 不同的数据线 D. 不同的控制线 17. 中断系统是由( )实现的. A. 硬件 B.软件 C. 硬件和软件结合 18.为实现多重中断,保护断点和现场使用( ). A .ROM B .中断向量表 C .设备内的寄存器 D .堆栈,19. 在中断响
29、应过程中，保护程序计数器PC的作用是( )。 A .能使CPU找到中断处理程序的入口地址 B .使中断返回时，能回到断点处继续原程序的执行 C .使CPU和外围设备并行工作 D .为了实现中断嵌套,20. 中断允许触发器用来( )。 A.表示外设是否提出了中断请求 B.CPU是否响应了中断请求 C.CPU是否正在进行中断处理 D.开放或关闭可屏蔽中断 21.CPU响应中断时，进入“中断周期”，采用硬件方法保护并更新程序计数器PC的内容,而不是由软件完成，主要是因为( )。 A.节省内存 B.提高处理机速度 C.易于编制中断处理程序 D.能进入中断处理程序并能正确返回原程序,22.外围设备提出中
30、断请求的条件是( )。 A.一个CPU周期结束 B.总线空闲 C.外设准备就绪且系统允许中断 D.CPU开放中断系统 23.向量中断是( )。 A.外设提出中断 B.由硬件形成中断服务程序入口地址 C.由硬件形成向量地址,再由向量地址找到中断服务程序入口地址,24.隐指令是指( )。 A.操作数隐含在操作码中的指令 B.指令系统中没有的指令 C.在一个机器周期里完成全部操作的指令 25. 中断向量可提供( )。 A.被选中的设备的地址 B.传送数据的起始地址 C.主程序的断点地址 D.中断服务程序入口地址,26、为了便于实现多级中断,保存现场信息最有效的方法是采用( ).A.通用寄存器 B.堆
31、栈 C.存储器 D.外存27、 中断处理过程中,( )项是由硬件完成的.A.关中断B.开中断C.保存CPU现场D.恢复CPU现场,28、某中断系统每抽取一个输入数据就要中断CPU一次.中断处理程序接受取样的数据,将其放到存储器内保留的缓冲区内.该中断处理需要x秒.另一方面,缓冲区内每存储N个数据,主程序就将其取出进行处理,花费y秒.因此,该系统可以跟踪到每秒( )次的中断请求.A.N/(NX+Y)B. N/(X+Y) NC.min1/X,N/YD. (N+1)/(NX+Y),29、下面叙述中,( )是正确的.A.总线一定要和接口相连B.接口一定要和总线相连30、 下列叙述正确的是( ).A.
32、程序中断方式和DMA方式中实现数据传送都需要中断请求B.程序中断方式中有中断请求,DMA方式没有中断请求C.程序中断方式和DMA 方式都有中断请求,但目的不同,31、DMA接口( ).A.可以用于主存与主存之间的数据交换B.内有中断机制C.内有中断机制,可以处理异常情况32、 DMA访问主存时,让CPU处于等待状态,等DMA的一批数据访问结束后,CPU再恢复工作,这种情况称为( ).A. 停止CPU访问内存 B. 周期挪用C.DMA 与CPU交替访问,33、 DAM 访问内存时, 向CPU发出请求,获得总线使用权时再进行访存,这种情况称为( ).A.停止CPU访问主存B.周期挪用C.DMA与CPU交替访问 34、 以下叙述中( )是错误的.A.DMA和CPU必须分时使用总线B.DMA的数据传送不需要CPUC.一个更高级的中断请求一定可以中断另一个中断处理程序的执行,
