1、10.1 概述 10.2 组合逻辑电路的分析与设计 10.3 编码器 10.4 译码器 10.5 加法器 10.6 数据选择器和数据分配器 10.7 数值比较器 本章小结 习题,第10章 组合逻辑电路,组合逻辑电路框图如图10.1.1所示。输出逻辑变量和输入逻辑变量之间的逻辑表达式可表示为 P1=f1(X1，X2，Xn1，Xn) P2=f2(X1，X2，Xn1，Xn) Pm=fm(X1, X2, ，Xn1，Xn) 或者写成向量形式 P(tn)=FX(tn) (10.1.1),10.1 概 述,图10.1.1 组合逻辑电路框图,10.2.1 组合逻辑电路的分析 【例10.2.1】 分析图10.2
2、.1所示电路的逻辑功能，指出其用途。,10.2 组合逻辑电路的分析与设计,图10.2.1 例10.2.1的逻辑电路图,解：由题知，三个输入变量为A、B、CI，两个输出变量为S、CO。任何时刻，S、CO的取值只与A、B和CI取值有关，与电路过去的工作状态无关。 (1) 列写输出变量函数表达式： (10.2.1) (2) 列出逻辑真值表：从上面的逻辑函数式中我们还不能立刻看出这个电路的逻辑功能和用途，为此，还需将式(10.2.1)转换成真值表的形式，如表10.2.1所示。,表10.2.1 例10.2.1的真值表,10.2.2 组合逻辑电路的设计 【例10.2.2】 医院优先照顾重患者的呼唤电路。医
3、院有1、2、3、4四间病室，患者按病情由重至轻依次住进14号病室，每室分别装有A、B、C、D四个呼唤按钮，按下为1，值班室里对应的四个灯为L1、L2、L3、L4，灯亮为1，呼唤按钮的优先级别由高到低依次为A、B、C、D，设计实现上述功能的逻辑电路。,解：(1) 逻辑抽象：有四个输入变量 A、B、C、D，四个输出变量 L1、L2、L3、L4。由题意得真值表如表10.2.2所示。 (2) 列出逻辑函数式： 由表10.2.2知 (10.2.2) (3) 根据式(10.2.2)画出逻辑电路图，如图10.2.2所示。,表10.2.2 例10.2.2的真值表,图10.2.2 例10.2.2的电路图,10.
4、3.1 二进制编码器 现以3位二进制编码器为例，分析普通编码器的工作原理。图10.3.1所示是3位二进制编码器的框图，它的输入是I0I7八个高电平信号，输出是3位二进制代码Y2Y1Y0。为此，又将它称为8-3线编码器。输出与输入的对应关系如表10.3.1所示。,10.3 编 码 器,图10.3.1 3位二进制编码器框图,表10.3.1 3位二进制编码器的真值表,由表10.3.1可得3位二进制编码器的逻辑函数式：,(10.3.1),如果任何时刻I0I7当中仅有一个取值为1，即输出变量取值的组合仅有八种状态，则输入变量为其他取值下其值等于1的那些最小项均为约束项。利用这些约束项将式(10.3.1)
5、化简，得到 (10.3.2) 图10.3.2就是根据式(10.3.2)得出的编码器电路。,图10.3.2 3位二进制编码器,10.3.2 二十进制编码器 二十进制编码器有I0I9十个输入信息，因而输出可用4位二进制数对它们进行编码，其编码表(也可称为功能表)如表10.3.2所示。 图10.3.3所示逻辑电路图。,图10.3.3 二十进制编码器,表10.3.2 二十进制编码器的功能表,10.3.3 优先编码器 优先编码器74HC148的逻辑电路图如图10.3.4所示。,图10.3.4 优先编码器74HC148的逻辑电路图,若不考虑附加电路 、 ，则由电路可以写出： 从而得到83线优先编码器功能表
6、，如表10.3.3所示。,表10.3.3 8-3线优先编码器的功能表,编码容量扩展的电路如图10.3.5所示。,图10.3.5 8-3线扩展为16-4线优先编码器,10.4.1 变量译码器 1. 2-4线变量译码器 2-4线变量译码器是对输入的2位二进制数进行译码，因此应有22=4个输出，其真值表如表10.4.1所示。由表可写出用与非门实现的输出表达式： (10.4.1),10.4 译 码 器,表10.4.1 2-4线变量译码器的真值表,2. 3-8线译码器 图10.4.1所示是用与非门构成的3-8线译码器电路。表10.4.2为其功能表。,图10.4.1 用与非门组成的3-8线译码器74HC1
7、38,表10.4.2 3-8线译码器的功能表,由逻辑图不难写出,(10.4.2),【例10.4.1】 用两片74HC138接成的4-16线译码器，将输入的4位二进制代码D3D2D1D0译成16个独立的低电平信号Z0Z15。 解：由图10.4.1可见，74HC138仅有3个地址输入端A2A1A0。如图10.4.2所示。,(10.4.4),(10.4.3),图10.4.2 用两片74HC138接成的4-16线译码器,10.4.2 码制变换译码器4-10线译码器 图10.4.3所示是二十进制译码器74HC42的逻辑电路图。由逻辑电路图可得 并可列出电路的真值表，如表10.4.3所示。,(10.4.5
8、),图10.4.3 二十进制译码器74HC42,表10.4.3 二十进制译码器74HC42的真值表,10.4.3 数字显示译码器 1. 半导体发光二极管 发光二极管是一种特殊的二极管，当外加正向电压时，其中的电子可以直接与空穴复合，放出光子，即将电能转换为光能，放出悦目的光线。它可以封装成单个的发光二极管，也可以封装成LED数码管，如图10.4.4(a)所示。,图10.4.4 LED数码管 (a) 外形图；(b) 等效电路,2. 液晶显示器件 3. 七段显示译码 根据显示字形的要求便得到了如表10.4.4所示的真值表。,表10.4.4 七段显示字形译码的真值表,图10.4.5所示为7448七段
9、字形译码器的逻辑电路图。如果不考虑逻辑电路图中由G1G4 组成的附加控制电路的影响，则由图10.4.5可画出YaYg的卡诺图，如图10.4.6所示。 由卡诺图可得,(10.4.6),图10.4.5 7448七段字形译码器的逻辑电路图,图10.4.6 7448七段字形译码器的卡诺图,图10.4.7所示是具有灭零功能的多位十进制显示器，它是由6只7448译码器构成的，输入为8421BCD码，其小数点位置是固定的。,图10.4.7 具有灭零功能的多位十进制显示器,10.4.4 译码器的应用 【例10.4.2】 利用74HC138设计一个多输出的组合逻辑电路，输出逻辑函数式为 (10.4.7),解：首
10、先将式(10.4.7)给定的逻辑函数化为最小项之和的形式，得到 (10.4.8),令74HC138的输入A2=A，A1=B，A0=C， 再将式(10.4.8)所得逻辑函数式化为与非-与非式，即 (10.4.9) 式(10.4.9)表明，只要在74HC138的输出端附加4个与非门，即可得到所要求的逻辑函数式，其电路如图10.4.8所示。,图10.4.8 例10.4.2的电路,10.5.1 半加器 不考虑低位来的进位的加法，称为半加。完成半加功能的电路称为半加器。如果有加数A和被加数B两个输入端，有半加和S与向高位的进位CO两个输出端，则根据两个二进制数相加的原则可列出如表10.5.1所示的真值表
11、。,10.5 加 法 器,表10.5.1 半加器的真值表,由真值表可直接写出逻辑函数表达式 (10.5.1) 因此，半加器是由一个异或门和一个与门组成的，如图10.5.1所示。,图10.5.1 半加器 (a) 逻辑电路图；(b) 图形符号,10.5.2 全加器 考虑低位来的进位的加法称为全加。完成全加功能的电路称为全加器。1位二进制全加器的真值表如表10.5.2所示。,表10.5.2 1位二进制全加器的真值表,由表10.5.2可得 (10.5.2) 图10.5.2(a)所示的双全加器74LS183的逻辑图就是按式(10.5.2)组成的，其图形符号如图10.5.2(b)所示。,图10.5.2 双
12、全加器74LS183 (a) 逻辑电路图；(b) 图形符号,10.5.3 多位二进制加法器 1. 串行进位加法器 图10.5.3所示是4位二进制数相加串行进位的加法器电路。,图10.5.3 4位串行进位加法器,2. 超前进位加法器 我们知道，4位二进制加法器中，第1位全加器的输入进位信号的表达式为 C0=A0B0+A0C01+B0C01=A0B0+(A0+B0)C01 第2位全加器的输入进位信号的表达式为 C1=A1B1+(A1+B1)C0 =A1B1+(A1+B1)A0B0+(A0+B0)C01 第3位全加器的输入进位信号的表达式为 C2=A2B2+(A2+B2)C1 =A2B2+(A2+B
13、2)A1B1+(A1+B1)A0B0+(A0+B0)C01,第4位全加器的输入进位信号的表达式为 C3=A3B3+(A3+B3)C2 =A3B3+(A3+B3)A2B2+(A2+B2)A1B1 +(A1+B1)A0B0+(A0+B0)C01 图10.5.4所示为4位超前进位加法器74LS283的逻辑电路图。,图10.5.4 4位超前进位加法器74LS283的逻辑电路图,【例10.5.1】 设计一个代码转换电路，将十进制代码的8421码转换为余3码。 解：首先列出以8421码为输入、余3码为输出的代码转换电路的真值表，如表10.5.3所示。 由表10.5.3不难发现， Y3Y2Y1Y0和DCBA
14、所代表的二进制数始终相差0011，故可得 Y3Y2Y1Y0=DCBA+0011 (10.5.3) 根据式(10.5.3)，用一片4位加法器74LS283便可得到所要求的代码转换电路，如图10.5.5所示。,表10.5.3 例10.5.1的真值表,图10.5.5 例10.5.1的代码转换电路,10.6.1 数据选择器 1. 数据选择器的逻辑功能 逻辑功能可用图10.6.1中的4选1数据选择器的示意图来加以说明。 由此可确定数据选择器的功能表，如表10.6.1所示。,10.6 数据选择器和数据分配器,图10.6.1 数据选择器示意图,表10.6.1 数据选择器的功能表,根据功能表的描述，不难写出数
15、据选择器的逻辑表达式 (10.6.1) 4选1数据选择器的逻辑电路图如图10.6.2所示。,图10.6.2 4选1数据选择器的逻辑电路图,2. 集成数据选择器 图10.6.3所示为双4选1数据选择器74HC153，它包含两个完全相同的4选1数据选择器。 不难看出，输出的逻辑函数表达式为 (10.6.2),图10.6.3 双4选1数据选择器74HC153的逻辑电路图,3. 数据选择器的扩展 【例10.6.1】 试用两个带附加控制端的4选1数据选择器组成一个8选1数据选择器。 解：8选1数据选择器要用3位输入地址代码，而4选1数据选择器的输入地址代码只有2位，第3位地址输入端只能借用控制端 。 用
16、一片74HC153双4选1数据选择器，电路连接方法如图10.6.4所示。当A2=0时， =0、 =1，上边一个数据选择器工作，由图可得8选1数据选择器的逻辑函数表达式为,图10.6.4 用两片4选1数据选择器接成的8选1 数据选择器电路连接图,4. 数据选择器的应用 数据选择器的主要特点如下： (1) 具有标准与或表达式的形式，即 (2) 提供了地址变量的全部最小项。 (3) 一般情况下，Di可以当做一个变量处理。,【例10.6.2】 试用4选1数据选择器产生三变量函数 解：将式(10.6.3)转换成标准与或式 将上式与4选1数据选择器输出信号的表达式进行比较，即 令D0=C、D1= 、D2=
17、0、D3=1，如图10.6.5所示，则数据选择器的输出就是式(10.6.3)的逻辑函数L。,(10.6.3),图10.6.5 例10.6.2的电路,10.6.2 数据分配器 在多路数据传送过程中，还有一种电路，它将1路输入数据根据需要分别传送到m个输出端，完成这种功能的逻辑电路称做数据分配器。它是一个单输入、多输出的组合逻辑电路，示意图如图10.6.6所示。,图10.6.6 数据分配器示意图,1. 用译码器构成的数据分配器 把二进制译码器的使能端作为数据输入端，二进制代码输入端作为地址码输入端，则带使能端的二进制译码器就是数据分配器。由74HC138构成的1-8路数据分配器如图10.6.7所示
18、。,图10.6.7 由74HC138构成的1-8路数据分配器,2. 数据分配器的应用 将数据选择器和数据分配器组合起来，可实现多路分配，即在一条信号线上传送多路信号。图10.6.8所示即为数据分配器和数据选择器一起构成的数据分时传送系统。,图10.6.8 数据分时传送系统,10.7.1 1位数值比较器 可得1位数值比较器的真值表，如表10.7.1所示。由真值表得1位数值比较器的逻辑电路图，如图10.7.1所示。,10.7 数 值 比 较 器,表10.7.1 1位数值比较器的真值表,图10.7.1 1位数值比较器的逻辑电路图,10.7.2 多位数值比较器 1. 多位数比较大小的原理 根据上述原理
19、，我们就可以写出AB的逻辑函数式,2. 4位数值比较器CC14585 4位数值比较器CC14585的结构图如图10.7.2所示。4位数值比较器CC14585的真值表如表10.7.2所示。,图10.7.2 4位数值比较器CC14585的结构图,表10.7.2 4位数值比较器CC14585的真值表,10.7.3 数值比较器的使用 【例10.7.1】 试用两片CC14585组成一个8位数值比较器。 解：如图10.7.3所示，只要将两个数的高4位C7C6C5C4和D7D6D5D4接到第(2)片CC14585上，而将低4位C3C2C1C0和D3D2D1D0接到第(1)片CC14585上，同时把第(1)片
20、的Y(AB)是 用Y(AB)仅仅是一个控制信号，因此接高电平。,图10.7.3 将两片CC14585接成8位数值比较器,本章讲述了组合逻辑电路的特点、组合逻辑电路的分析方法和设计方法以及若干常用组合逻辑电路的原理和使用方法等内容。 逻辑电路按照逻辑功能的不同特点可分为组合逻辑电路和时序逻辑电路两大类。 组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅取决于该时刻的输入，而与电路过去的状态无关。它在电路结构上的特点是只包含门电路，而没有存储(记忆)单元。,本章小结,由于某些组合逻辑电路使用得特别频繁，为便于使用，把它们制成了标准化的中规模集成器件。这些器件包括编码器、译码器、数据选择器、加法器、
21、数值比较器等。为了增加使用的灵活性，也为了便于功能扩展，在多数中规模集成组合逻辑电路上都设置了附加的控制端，这些控制端既可以控制电路的状态，又可以作为输出信号的选通输入端，还能用作输入信号的一个输入端以扩展电路功能。合理地运用这些控制端能最大限度地发挥电路的潜力。灵活地运用这些器件还可以设计出任何其他逻辑功能的组合逻辑电路。,尽管各种组合逻辑电路在功能上千差万别，但是它们的分析方法和设计方法都是共同的。掌握了它们的分析方法，就可以识别任何一个给定电路的逻辑功能；掌握了设计的一般方法，就可以根据给定的设计要求设计出相应的逻辑电路。因此，本章的学习重点应放在分析方法和设计方法上，而不必去记忆各种具
22、体的逻辑电路。,10.1 分析图T10.1所示电路的逻辑功能，写出Y1、Y2的逻辑函数式，列出真值表，并说明电路的逻辑功能。,图T10.1,习 题,10.2 分析图T10.2所示电路的逻辑功能，写出输出的逻辑函数表达式，列出真值表，并说明电路逻辑功能的特点。,图T10.2,10.3 用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时，输出为1；输入为其他状态时，输出为0。 10.4 某机床由A、B、C三台电动机拖动，加工要求如下： (1) A机床必须开机运行； (2) 若开B机，则必须开C机； (3) A机运行后，C机开不开机运行均可。 当满足上述要求时，则指示灯
23、亮，否则指示灯灭，试设计该控制电路。,10.5 试画出用4片8-3线优先编码器74HC148组成32-5线优先编码器的逻辑电路图。74HC148的逻辑电路图见图10.3.4，允许附加必要的门电路。,10.6 某医院有一、二、三、四号病室4间，每室设有呼叫按钮，同时在护士值班室内对应地装有一号、二号、三号、四号4个指示灯。现要求当一号病室的按钮按下时，无论其他病室的按钮是否按下，只有一号灯亮。当一号病室的按钮没有按下而二号病室的按钮按下时，无论三号、四号病室的按钮是否按下，只有二号灯亮。当一号、二号病室的按钮没有按下而三号病室的按钮按下时，无论四号病室的按钮是否按下，只有三号灯亮。只有在一号、二
24、号、三号病室的按钮均未按下而四号病室的按钮按下时，四号灯才亮。试用优先编码器74HC148和门电路设计满足以上控制要求的逻辑电路，给出控制四个指示灯状态的高、低电平信号。,10.7 试画出用3-8线译码器74HC138和门电路产生如下多输出逻辑函数的逻辑电路图。 10.8 用3-8线译码器74HC138和门电路设计1位二进制全减器电路。输入为被减数、减数和来自低位的借位；输出为两数之差和高位的借位信号。,10.9 试用两片双4选1数据选择器74HC153和3-8线译码器74LS138接成16选1的数据选择器。 10.10 分析图T10.3所示电路，写出输出Z的逻辑函数式。74HC151为8选1数据选择器。,图T10.3,10.11 试用8选1数据选择器设计下列组合逻辑电路，某输出逻辑函数为 10.12 试用一片4位并行加法器74LS283将余3代码转换成8421BCD代码。,10.13 某城市有3条路灯，每条路灯需1 kW电力，这3条路灯由2台发电机供电，一台是1 kW，一台是2 kW，3条路灯不一定同时点亮。为了节约能源，又要保证供电，请设计一个逻辑电路，根据3条路灯的需要启动相应发电机。请分别用双4选1数据选择器、译码器实现。 10.14 试用数据选择器设计一个用3个开关控制电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯的亮灭转换。,
