1、EDA 工 程 系 列 丛 书 之 一EDA 工工 程程 概概 论论曾繁泰 李 冰 李 晓 林 著清 华 大 学 出 版 社(京)新登字 158 号内 容 简 介本 书 是 “EDA 工 程 系 列 丛 书 ”之 一 ， 共 分 10 章 。 第 1 章简要概述了 EDA 工 程 的 基 本 概 念 ： 第 2 章 介绍了 EDA 工 程理论基础 ： 第 3 章介绍了 EDA 工程方法 ， 涉及行为描 述 、 SOC 设计方 法、 IP 复用、 ASIC 设计方法、虚拟机、测试平台设计方法、软硬件协同验证等内容：第 4 章介绍了 VHDL 语法基础、程序 设 计 方 法 ： 第 5 章介绍了
2、EDA 工程的实现载体之一 各 类 可 编 程 器 件 的 原 理 、 结 构 、 编 程 方 法 ： 第 6 章 介 绍 了 电 子 产 品 设 计 开 发 过 程 ， 主 要 针 对 芯 片 设 计 、 电 路 板 设 计 、 电 子 系 统 设 计 三 个 方 面 进 行 介 绍 ： 第 7 章是专业 EDA 工 具 开 发 基 础 ， 介 绍 了 EDA 工 程 数 据 库 的 管 理 ， 属 于 软 件 工 具 开 发 的 范 畴 ： 第 8 章介绍 了各种 EDA 工具软件的应用，怎样建立集成设计环境，利用集成设计环境设计专用集成电路的方法：第 9 章介绍了 SOC 的 设 计 方
3、 法 ， 涉 及 IP 复 用 方 法 、 系 统 重 构 方 法 、 基 于 集 成 平 台 的 设 计 方 法 ： 第 10 章展望了 EDA 工程的未来发展趋势。本书概述了 EDA 工程的理论 基础 、 知识体系， 阐述了 EDA 工具的开发 、 EDA 工具应用 于 PCB 设计、 FPGA 设 计 、 ASIC 设 计 、 SOC 设计的方法，大致反映了 EDA 工程的总体内容，使读者对 EDA 工程的概 貌有一个大致的了解。不同领域的技术人员，不同专业的学生可以有选择地阅读。本 书 适 用 于 高 校 电 子 、 计 算 机 、 微 电 子 、 通 信 等 相 关 专 业 的 高
4、年 级 学 生 的 EDA 工 程 专 业 教 材 ， 可 以 作为研究生的参考书，也可作为电子行业技术人员的参考读物。版权所有，翻印必究。 本书封面贴有清华大学出版社激光防伪标签，无标签者不得销售。书 名 ： EDA 工程概论作 者 ： 曾 繁 泰 李 冰 李晓林 著出 版 者 ： 清 华 大 学 出 版 社 (北 京 清 华 大 学 学 研 大 厦 ， 邮 编 100084) http:/责任编辑：欧振旭印 刷 者：发 行 者 ： 新 华 书 店 总 店 北 京 发 行 所开 本 ： 7871092 1/16 印 张 ： 28.75 字 数 ： 659 千字版 次 ： 2002 年 1 月
5、 第 1 版 2002 年 1 月第 1 次印刷书 号 ： ISBN 7-302-05057-0/TP2957印 数 ： 0001 5000定 价 ： 41.00 元新世纪的 SOC 设计和测试方法学贺 EDA 工程系列丛书出版信息技术的蓬勃发展带来集成电路技术的飞跃进步。集成电路（IC）设计和制造在新 世纪将会有一个前所未有的发展。众所周知，微电子科学技术在短短半个世纪的时间里已经形成了有一千五百亿美元的 IC 产 业 ， IC 制造的特征尺寸已达到 0.13m 及 0.13m 以下，芯片集成度及速度等已至 3T 时代( Tera scale， 1012)。 IC 的规模已达到把整个系统集成
6、到一个芯片， 也就是片上系统 （S OC： System on Chip） 的阶段。 SOC 的出现和发展大大加速了人类社会的信息化进程， 它已经成 为信息产业乃至 21 世纪 知识经济实现的关键技术基础之一 。 片上系统已在国际学术界和工 业界受到广泛关注。片上系统的大量生产和应用，可以为工业界创造大量的商业机会，使 工业界从容对待新世纪的技术挑战，同时也为研究领域对片上系统的设计方法学和测试方 法学提出许多新的研究课题。表 1 示意了目前国际集成系统芯片的发展和对在新世纪中发 展的预测。它预示人们，集成系统芯片的发展，需要研究的技术和方法有：表 1 目前国际集成系统芯片情况及未来发展的预测
7、年份 1999 2002 2005 2008 2011 2014工艺设计规则 m 0.18 0.13 0.10 0.07 0.05 0.035新逻辑占面积的比 % 64 32 16 8 4 2再利用逻辑面积比 % 16 16 13 9 6 4存储器占用面积比 % 20 52 71 83 90 94晶体管逻辑密度 MT/cm2 20 54 133 328 811 2000新逻辑产能 MT/PY 1.4 2.1 2.9 4.2 6.0 8.6再利用逻辑产能 MT/PY 2.9 4.1 5.9 8.4 12.0 17.1最大功耗（便携） W 1.4 2 2.4 2 2.2 2.4最大功耗（高性能）
8、W 90 130 160 170 174 183拓宽系统集成的理论和算法、研究集成系统芯片的设计方法学，它需要设计方法的革 新和革命； 再 利用逻辑的定义 、 划分和 设计， 智权 IC 内核 (IP： Intellectual Property)的设计、 生成和集成， 即智权 IC 内 核的建立和完善； 深亚微米或超深亚微米向人类提出的挑战 VLSI/ULSI 芯片面临三方面危机：功耗的危机、内联结构危机和复杂性危机，因此人类只 能在总结经验的基础上，进行低压低功耗设计、可测试性设计和高可靠性设计（包括全片 封装设计-SiP 等） ，迎接挑战。SOC 设计方法现状及流程VI EDA 工程概论
9、VLSI 设计方 法学在过去的十多年时间里发生了多次的变化， 主流设计经历了三个阶段 的 大 变 革 ： 基 于 定 时 驱 动 的 设 计 （ Timing-driven design:TDD） 是 第 一 阶 段 。 主 要 表 现 在 基 于用户的一个较小逻辑级（约 5000 门到 25 万门）的深亚微米的 ASIC 设计，设计仅有限地完成 RTL 综合（并不含有模拟电路） ，其定时 分析和延时计算、布局布线和物理验证均 只在一个层次上完成，其关键技术是门级的模拟仿真、布局布线，测试结构没有应用边界 扫 描 结 构 的 设 计 。 第 二 阶 段 的 设 计 表 现 为 基 于 行 为
10、级 硬 件 描 述 的 布 局 规 划 和 块 结 构 进 行 RTL 设计(Block-bas ed design: BBD)。 它 可以按照文本和定制接口的模块方式完成原型设计， 被称为基于模块的设计技术。主要特征为以基于用户或应用的行为或寄存器级设计描述电 路框架 （约 15 万门到 150 万门） 的深亚微米集成电路的原始设计为基础， 基本以模块为中 心，加以模块接口的文本描述，设计重利用的模块为有限的按功能分类的软块、固块和硬 块等，少量用模数混合电路（A/D 或 PLL 等） 。在物理层次上，布局可以层次化进行，布 线只在一个层次上进行，定时分析和物理验证只能在有限层次上摊平进行，
11、总线结构为定 制的，测试 结构为扫描 结构/边界扫 描结构 JT AG/建内自测 试（B IST） 。 第三个阶段 就是现 在常用的基于平台的设计 （P latform-based design： PBD） 方法 阶段 （如图 1 所示） 。 以 直接 在硅上接入系统和总线为目标的结构和 VC（虚拟元件） 设计， 多半是有应用目标的固核和 硬核重利用设计，总线均采用标准结构或有多应用目标的专用总线，混合信号集成表现为 功能和直接应用接口 （如直接接入声像、 直接接收和发送无线电磁数据信号等） ， 从物理布 局布线、测试结构、定时分析和验证方式等均是层次化的。图 1 基于平台的设计近年， 学术界
12、有学者提出按照电路的重利用程度来划分 SOC 设计阶段进步的理论。 集 成 电 路 发 展 到 今 天 ， 重 利 用 技 术 经 历 了 标 准 单 元 （ Standard Cell Library）建立、IP 模 块 (Intellectual Property Block)的引进 、 结 构 （Architect ure） 层次上的整合和特定的整个集成电 路 （ IC） 作 为 单 元 的 前 期 应 用 研 究 四 个 发 展 时 代 ， 其 中 心 就 是 如 何 加 速 SOC 的 发 展 （ 如 何新世纪的 SOC 设计和测试方法学 VII建立新的设计模型，如何加速设计，如何改
13、进工艺，如何研发新的设计及测试工具以及如 何设定测试策略和建立测试方法等） 。 无论是哪种划分， 目的只有一个， 就是要使集成电路 的进步有一个清晰的前进思路，以便能更好地加快集成电路设计方法前进的步伐，从而推 进信息的进步，造福于人类。SOC 设计方法问题和面临的挑战面向 SOC 的设计方法主要包括三个方面： 基于单片集成系统的软硬件协同设计和验证 技 术 、 IP 核 生 成 及 复 用 技 术 、 超 深 亚 微 米 （ UDSM） 集 成 电 路 的 设 计 理 论 和 技 术 。 基 于 单 片 集 成 系 统 的 软 硬 件 协 同 设 计 和 验 证 理 论 是 从 一 个 给
14、定 的 系 统 任 务 和 行 为需 求 描 述 着 手 ， 进 行 有 效 地 系 统 任 务 和 所 需 资 源 的 分 析 ， 并 对 系 统 任 务 和 行 为 需 求 进 行 划 分 和 变 换 ， 按 照 一 定 法 则 和 规 定 能 自 动 生 成 符 合 系 统 功 能 和 行 为 规 范 要 求 的 硬 件 和 软 件 架 构 ， 并 能 按 照 事 先 的 约 定 进 行 符 合 验 证 。 SOC 的 关 键 元 素 的 IP 核 生 成 及 复 用 技 术 主 要 是 指 构 成 所 要 求 规 格 的 硬 核 （ Hard Core） 、 软 核 （ Soft Co
15、re） 和 固 核 (Firm Core)生 成 理 论 和 方 法 及 复 用 技 术 两 个 方 面 。 所 谓 设 计 复 用 包 含 设 计 文 件 复 用 技 术 和 如 何 生 成 可 被 他 人 复 用 的 设 计 文 件 。 超 深 亚 微 米 （ UDSM） 集 成 电 路 的 设 计 理 论 和 技 术 是 指 集 成 电路设计规格（沟道、线宽等）进入 0.1 m 以下（即通常 所说的纳米级设计）面临的挑战和所涉及的理论与方法等。目前的 SOC 设计方法所涉及的理论基础基本上建立在等比例规则 （Scali ng Law） 之上 或在准等比例规则之上。当芯片设计进入纳米后出现
16、许多新的物理现象，这是设计者事先 估计不到的。例如，如果 0.2m 的 设计降到纳米范围（0.1 m） ，我们 会有以下结果：满意的结果 不 满 意 的 结 果尺寸 1/2 功耗密度 1.6电压 1/2 RC 延 时 晶 体 管 延 时 3.2电场 1 电流密度 1.6速度 3 电压噪声 3.2成本 1/4 设计复杂度 4除 此 以 外 ， 芯 片 复 杂 性 带 来 的 SOC 可 测 性 问 题 、 信 号 完 整 性 问 题 、 内 联 功 耗 问 题 、 芯片的天线效应和电磁效应问题以及有可能冲击许多已经存在的极限，如封装极限等，这都 严重制约着 SOC 的深亚微米设计技术的发展。 现
17、今， 工作站台式计算机中的微处理器接 到 外 界 的 热 阻 ja 值 （ 等 于 在 连 接 温 度 减 去 外 界 温 度 后 除 以 芯 片 功 耗 ） 的 允 许 极 限 在 0.61C/W 范 围内 （相当于环境温度 45C 时， 连接 温度约 100C） 。 ITRS 推 算预测鉴于成 本限制， 连接温度要从 1999 年的 100C 降到 85C， 即 ja 在未来 三年要控制在 0.25C/W 之 内。 这留给设计课题的空间就相当有限。 因此必须变革设计方法， 必须研究 EDA 存在的理 论和方法。另外， 如果说 20 世纪 90 年代初期 前 EDA 手段的先进性是领先于设计
18、课题的话 ， 那么 今天的设计就已远远超出设计手段所能支持的范围。现在的设计方法是“通过调整进行设 计（Design by correct） ”， 而不能是“通过设计进行调整(Correct by design)”完成集成电路VIII EDA 工程概论的 设 计 课 题 。 这 就 是 今 天 设 计 手 段 （ EDA Tools） 的 局 限 性 。 而 且 ， 设 计 课 题 所 希 望 EDA 手段能完成的目标的 “设计带沟 （Desi gn Gap） ”还在指数性地扩大。 如何研究新的设计理 论 和 方 法 ， 并 将 它 们 融 入 新 的 设 计 手 段 之 中 ， 从 而 使
19、设 计 带 沟 减 小 ， 尽 可 能 地 使 SOC 课题 逐步做到通过设计进行调整， 使设计一次成功就显得十分重要。 因此， 研究和发展新的 EDA 工程方法的课题愈来愈重要。 它包括不同厂商间的 EDA 工程方法优势互补进、 通过即插即 拔构成法进行调整（设计资源在更高层次上有效应用）及验证。更好的设计方法和更好 IP 的生成，管理工具和更优秀的 EDA 研究成果出现、能够提供给 SOC 设计者十分优秀的 工具。SOC 测试问题和目前的研究现状集成电路发展到今天的 SOC 时代，遇到最为棘手的问题是 SOC 芯片的可测性问题和 测试方法问题。根据现有的数字系统可测性设计理论和度量方法，数
20、字系统的可控制性和 可观测性是与系统的电路结构和数据传输路径的长度有关，而它的测试复杂度（测试矢量 长度和宽度以及所能达到的测试出故障覆盖率） 与系统内部存在的环路长度和数量成正比。 系统内部环路长度越长测试复杂度越高， 系统内 部环路数量越多测试复杂度和难度也越大， 并且它们间的关系是指数性增加关系。因 此 ， SOC 的测试问题面临深亚微米设计和测试技术的各种难题。 内核内部测试问题。 对于一个 IP 核经过精心设计可以具有很好的可测性， 但是在具体被 嵌 入 使 用 时 ， 可 能 带 来 两 方 面 问 题 。 其 一 ， 如 果 外 部 调 用 IP 核的电路的设计不当引入环 路，或
21、外部电路可测性设计存在隐患，都会使 IP 核的可测性下降；其二，核内部的噪声、 信号延时、信号干扰及可能出现的天线效应等也会使可控制性和可观测性大幅度下降。一 般情况下， SOC 系统芯片设计者并不了解内核内部细节,需要内核设计者提供内核测试策略（即可测试性结构和测试矢量等） 。 然而， 内核设计者对系统芯片环境和目标构成了解甚少， 只是根据系统设计者提供的规格要求进行设计， 并给出测试设计方案。 如测试方法 （ BIST、 扫 描 方 法、 IDDQ、 结 构 测 试 或 功能测 试 等 ） 、 故障 类 型 、参量 测 试 （静态 测 试 、动态 测 试 等） 、 测试覆 盖率和故障覆盖率
22、的级别等。 根据 测试时间、 性能、 面积 或功耗考虑， 对于 测 试故障覆盖率与测试价格关系进行必要的优化折中权衡。因此内核测试矢量需要有标准， 这就是 IEEE P1500 系 列 标 准 ， 目 前 该 标 准 尚 在 讨 论 中 。 内 核 测 试 的 知 识 传 送 。 目 前 就 系 统 芯片测试而言，由于模块设计开发者在空间上分布世界各地，因此要求有关的内核测试信 息从内核提供者传递给内核用户。 这些信息包括内核内部可测性设计( DFT)、 测试模式和相 应的测试协议、故障覆盖率、测试码数据等。而系统芯片在这方面存在极大困难。对嵌入 的内核访问，传统测试方法与系统芯片测试方法区别
23、是元件端口（芯片和内核的原始输入 和 输 出 ） 的 可 访 问 性 。 对 于 SOB， 被 测 试 芯 片 当 作 标 准 单 元 ， 测 试 时 ， 物 理 上 可 直 接 访 问 芯片引腿。相反，内核通常嵌入在系统芯片内部，因此，直接物理访问是不可能的。那么 芯片设计必须提供从芯片引腿到嵌入式内核端口的电子测试访问结构。给嵌入式内核提供 内 核 测 试 矢 量 的 结 构 ， SOC 内部应有可提供内核之间测试硬件和内核与它周围逻辑之间的 隔离（即具备可隔离性） 。新世纪的 SOC 设计和测试方法学 IX系统芯片测试的集中和优化：测试质量和测试成本（面积、性能、功耗和测试之间权 衡）
24、。 系统 芯 片测试是一种复合测试， 包括各个内核的单体测试、 用户定义逻辑 （U DL） 测 试和互连逻辑和连线的测试。系统芯片复合测试要求合适的测试调度。测试调度必须满足 许多芯片级要求，如总的测试时间、功耗、面积代价等。为了避免影响初始化和各个内核 的最终内容，测试调度也需要运行内核内部和内核之间的测试矢量。系统芯片复合测试必 须遵循这些调度约束。系统芯片测试同样具有深亚微米芯片固有的测试挑战提供充分 的 缺 陷 /故 障 覆 盖 率 ， 包 含 总 的 测 试 价 格 和 满 足 上 市 时 间 。 集 成 电 路 测 试 技 术 原 本 落 后 于 设 计技术，现有的 EDA 手段在
25、集成电路可测性设计和测试自动化（测试模拟和故障仿真、 ATPG 和可测性度量等 ） 方面都十分薄弱， 或者说其 EDA 能力十分有限 ， 难于适应发展 SOC 的需要。总 之 ， 新 世 纪 里 ， SOC 会 蓬 勃 发 展 ， EDA 工 程 前 景 甚 好 。 但 竞 争 激 烈 、 困 难 很 大 。 只 要我们 不懈 努力， 会达 到胜利 的彼 岸。 E DA 工程 系列 丛书 正 是为 了该目 的而 奉献给广 大读者的。孙义和教育部 IC 设计网上合作研究中心主任 2001 年 8 月 于北京U 言电子产品随着技术的进步， 更新换代速度可谓日新月异。 电子产品开发研制的动力源、 加
26、速器就是 EDA 工 程 。 现 代 电 子 设 计 技 术 的 核 心 也 是 EDA 工 程 。 EDA(Electronic Design Automation） 工 程 就 是 以 计 算 机 为 工 作 平 台 ， 以 EDA 软 件 工 具 为 开 发 环 境 ， 以 硬 件 描 述 语 言为设计语言，以可编程器件为实验载体，以 ASIC、 SOC 芯片为目标器件，以电子系统 设 计 为 应 用 方 向 的 电 子 产 品 自 动 化 设 计 过 程 。 EDA 工 程 的 理 论 基 础 是 自 动 化 理 论 、 软 件 工 程 、 编 译 原 理 、 电 路 理 论 、 微
27、电 子 学 、 半 导 体 工 艺 等 学 科 。 EDA 工 程 的 迅 速 发 展 ， 逐 渐 成 为一门崭新的学科，它的知识体系结构为：现代电子设计理论硬件描述语言EDA 设计方法论EDA 工具开发及应用可编程器件原理、结构及应用EDA 工程应用及实践EDA 工 程 广 义 的 定 义 范 围 是 半 导 体 工 艺 设 计 自 动 化 、 可 编 程 器 件 设 计 自 动 化 、 电 子 系 统设计自动化、印刷电路板设计自动化、仿真与测试故障诊断以及形式验证自动化。EDA 工 程 是 指 电 子 设 计 自 动 化 ， 不 包 含 电 子 生 产 自 动 化 。 EDA 工 程 在
28、我 国 尚 未 普 及 ， 电 子 设 计 专业人员、 电子和计算机专业的大学生与研究生亟需掌握 EDA 工程。 为了完整地建立这门 学 科 ， 构 筑 EDA 工 程 知 识 体 系 ， 有 必 要 将 这 些 理 论 、 方 法 、 工 具 、 工 艺 、 实 践 等 系 统 而 完 整地组织起来，创建一门立论严谨、基础坚实、方法先进、对国民经济建设亟需的先进学 科 ， 这 是 作 者 的 义 务 。 EDA 工 程 属 于 电 路 理 论 、 半 导 体 物 理 、 计 算 机 软 件 的 边 缘 学 科 。 创 建 EDA 工程专业 ， 这是作者的设想。 北京清华大学出版社金地公司的朋
29、友独具慧眼， 选题 准 确 ， 决 策 果 断 ， 与 作 者 协 商 后 ， 计 划 出 版 一 套 EDA 工 程 丛 书 ， 把 它 介 绍 给 国 内 读 者 。 丛 书出版的初步计划为： EDA 工程概论 VHDL 程序设计可编程器件应用导论丛书之一，曾繁泰 丛书之二，曾繁泰 丛书之三，曾繁泰李 j( 陈 美 金 侯 亚 宁李晓林 著 著崔 元 明 著 EDA 工程方法学 EDA 工程实践丛书之囚，曾繁泰 丛书之五，曾繁泰沈 卫 红 曾 峰著 著 EDA 工 程 概 论 阐 述 了 EDA 工 程 的 知 识 体 系 、 EDA 工程与传统电子设计方法的根本 区 别 。 内 容 涉
30、及 EDA 工 程 理 论 基 础 、 EDA 软 件 工 具 开 发 、 PLD 硬 件 结 构 、 IC 设计实践II EDI 工程概论等方面。可编程器件应用导论从应用的角度阐述了可编程器件的三种基本形式：数字、模 拟 、 混 合 可 编 程 器 件 的 原 理 、 结 构 、 参 数 和 最 新 进 展 ： 阐 述 了 嵌 入 式 (ESP） PLD、 SOC 芯片、主流器件在深亚微米条件下的电路性质以及对电子设计人员提出的挑战。 VHDL 程 序 设 计 主 要 由 两 部 分 组 成 ， 上 篇 阐 述 了 VHDL 语言的语法基础和程序结 构 ： 下 篇 阐 述 了 组 合 、 时
31、 序 逻 辑 、 微 处 理 器 、 总 线 接 口 模 块 的 设 计 方 法 ， 以 及 可 测 试 设 计 ， 优 化 设 计 方 法 。 上 篇 介 绍 VHDL 语 言 基 础 ， 力 求 概 念 清 楚 。 下 篇 介 绍 VHDL 程 序 设 计 ， 力 求实践丰富。书中实例，都是作者从工程实践中精选出来的，这些实例，读者可以做成 IP 模 块 ， 建 立 自 己 的 IP 库 ， 以 方 便 重 复 利 用 。 本 书 力 求 能 够 讲 清 硬 件 描 述 语 言 的 语 法 、 程 序 结构、编程方法、同时把大量的基础 IP 模块奉献给大家，使之对设计工作有所帮助。 EDA
32、 工 程 方 法 学 阐 述 了 在 专 用 集 成 电 路 (ASIC） 设 计 、 系 统 集 成 (SOC） 中 的 逻 辑综合、器件实现、系统仿真、时序分析、故障诊断、形式验证、优化设计等专题。归纳 了 EDA 方法学的一般规律 ， 建立了现代电子设计理论的基础 。 一些U沿课题正在研究、 探 索之中。 EDA 工程实践通过实例，阐述了利用 EDA 工 程 进 行 电 子 系 统 设 计 、 ASIC 设计、 SOC 设计的方法：利用深亚微米工艺条件下的电路性质和计算机软件工程进行 EDA 工具 软件设计、 测试平台设计 、 软硬件协同验证环境设计的方法 ： 探讨了我国 EDA 专业软
33、件产 业的发展方向，探讨了无芯片 EDA 公司(从事 IP 模块生产）和无生产线集成电路设计公 司的运作机制。这套专著系统而全面地阐述了 EDA 工程的理论基础，适合于 EDA 工具的软件开发人 员和电子系统设计的硬件开发人员阅读。软硬件工程人员在这里找到了他们的结合点。计 算机硬件的研究设计孕育了软件产业的发展，软件产业的发展，特别是操作系统、设计工 具的发展，又加速了硬件的设计自动化。这种相互作用，使电子产业加速发展。了解、学 习、掌握 EDA 工程理论和方法，有利于我们在电子科学领域超越世界先进水平。这套专著的出版，像五块奠基石，奠定了 EDA 工程的学术基础，建立了 EDA 工程的 知
34、识体系：这套专著的出版，对推动我国 EDA 工程的发展，加快更新传统电子设计方法， 改变我国电子产业落后面貌将起到积极作用：这套专著的出版，如果能对电子工程师们的 设计工作有所帮助，我们就会感到十分欣慰。因为一切为读者着想，是作者的写作目的， 也是出版者的责任。我们呼吁教育管理有关部门，加快更新陈旧教材：改变我国电子工程 教育落后于科技发展的局面。作者也希望能有三尺讲坛，将这门学科介绍给后人。完成这套丛书的写作工作，是一项十分繁重而艰苦的劳动，涉及面广，资料缺少，难 度很大，十分具有挑战性。出版界的朋友给予我们大力支持，联络出版具体事务：清华大 学微电子研究所孙义和教授为本书撰写了序言： 山东
35、大学 EDA 中心的同志分担了我们的许 多繁杂的工作，使我们有精力、有时间完成这项工作。在此向支持帮助我们的各界朋友、前 言 III学校领导、孙义和教授、同事们表示衷心的感谢。 本 书 由 曾 繁 泰 、 李 j(、 李 晓 林 执 笔 完 成 。 由 于 作 者 水 平 所 限 ， 书 中 不 妥 之 处 在 所 难 免 ，请广大读者批评指正。作者于山东大学多屏幕微机研究所EDA 工程研究中心2001.8读 者 意 见 反 馈 卡请您认真填写本卡并寄给我们。对于发现本书中技术问题的读者，我们另有答谢。1 您 对 本 书 的 总 体 感 觉 ：满意 一般 不满意2 您 认 为 本 书 的 层
36、次 结 构 ：很好 一般 不好3 您 认 为 本 书 的 语 言 文 字 水 平 ：很好 一般 不好4 您 认 为 本 书 的 版 式 编 排 ：很好 一般 不好5 您 认 为 本 书 中 所 涉 及 各 项 操 作 说 明 的 准 确 性 ：准确 较准确 不准确6 您 最 需 要 哪 方 面 的 图 书 ？ 7 您 是 从 哪 里 第 一 次 听 说 这 本 书 的 ？书店 广告 从朋友、同事等处听说 其他8 您 一 年 中 购 买 计 算 机 类 图 书 的 数 量 ：25 本 6 10 本 多于 10 本9 您 使 用 的 操 作 系 统 是 ： DOS Windows OS/2 Mac
37、intosh Unix Linux 其他10 您 感 兴 趣 的 计 算 机 类 新 书 为 ：操作系统类 办公软件类 程序设计语言类图形、图像设计类 排版软件类 网络技术类多媒体制作类 其他11 您 使 用 PC 机的地方：家庭 单位 学校 其他12 您 是 否 有 CD-ROM：有 无读者姓名： 单位名称： 联系电话：请填好本卡后寄给：清 华 大 学 校 内 金 地 公 司 (E-mail： ) EDA 工程概论 编辑部收邮 编 ： 100084联系电话： （ 010） 62791976 传真： （0 10）62 788903 公 司 网 址 ： 如需本书可与本编辑部联系邮购，汇款请按以
38、上地址填写，另加邮费 15%（ 挂 号 ）目 录 第 1 章 概 述 .11.1 EDA 工 程 发 展 历 程 11.2 EDA 工 程 的 基 本 特 征 31.3 EDA 工 程 的 应 用 范 畴 41.4 EDA 工 程 的 设 计 方 法 51.5 EDA 工 程 的 学 术 范 畴 71.5.1 IC 设 计 的 必 备 知 识 .71.5.2 EDA 工程语言 .81.5.3 EDA 工程的硬件产品设计方法学 .81.5.4 EDA 工程的软件工具设计方法学 .91.5.5 深 亚 微 米 建 模 9第 2 章 EDA 工 程 理 论 基 础 102.1 现 代 电 子 设 计
39、 概 念 .102.1.1 EDA 工程的实现载体 .112.1.2 EDA 工程的设计语言 .112.1.3 EDA 系统的框架结构 .122.1.4 EDA 工程的理论基础 .122.2 系 统 建 模 .122.2.1 数 字 电 子 系 统 模 型 122.2.2 模 拟 器 件 的 建 模 142.2.3 并 行 建 模 环 境 172.2.4 建立 PLD 器件的物理模型 212.3 高 层 次 综 合 .232.3.1 高 层 次 综 合 概 述 232.3.2 高 层 次 综 合 的 范 畴 242.4 故 障 测 试 .282.4.1 概述 282.4.2 故 障 模 型 2
40、92.4.3 故 障 仿 真 292.4.4 信 号 完 整 性 仿 真 302.5 功 能 仿 真 .322.5.1 仿 真 的 概 念 32目 录 XI2.5.2 仿 真 的 层 次 332.5.3 仿 真 系 统 的 组 成 342.5.4 仿 真 工 具 实 例 Saber 342.6 形 式 验 证 .392.6.1 形 式 验 证 基 本 方 法 402.6.2 形 式 验 证 的 HDL 方法 412.6.3 用 测 试 平 台 语 言 实 现 自 动 验 证 .462.6.4 在 深 亚 微 米 设 计 中 借 助 等 效 检 验 进 行 形 式 验 证 .502.6.5 硬
41、/软 件 并 行 设 计 与 SOC 验证 .53第 3 章 EDA 工程方法 .593.1 行 为 描 述 方 法 .593.2 IP 复 用 方 法 .613.2.1 软 IP 与硬 IP613.2.2 基于 IP 模块的设计技术 643.2.3 系 统 级 芯 片 （ SOC） 与 IP 重用授权 .673.3 ASIC 设计 .693.3.1 专 用 集 成 电 路 （ ASIC） 设 计 概 述 693.3.2 用 可 编 程 逻 辑 器 件 设 计 ASIC 方法 .703.3.3 用 门 阵 列 设 计 ASIC 方法（半定制法） .733.3.4 用 标 准 单 元 设 计 A
42、SIC（ 半 定 制 法 ） .783.4 大 规 模 集 成 电 路 （ VLSI） 设 计 方 法 793.5 集 成 平 台 设 计 方 法 .813.6 片 上 系 统 SOC 设计方法 .843.6.1 概述 843.6.2 利用 FPGA 实现片上系统 843.6.3 嵌 入 式 现 场 可 编 程 系 统 芯 片 .883.6.4 系 统 芯 片 设 计 方 法 的 比 较 .953.6.5 系 统 级 芯 片 的 内 置 式 测 试 （ BIST） 新 技 术 983.6.6 系 统 芯 片 展 望 102第 4 章 VHDL 语言基础 .1054.1 概述 .1054.1.1
43、 标 识 符 1064.1.2 对象 1084.1.3 数 据 类 型 1104.1.4 运 算 操 作 符 1174.2 VHDL 程序基本结构 .1204.2.1 实 体 的 组 织 和 设 计 方 法 .1214.2.2 结 构 体 1254.2.3 结 构 体 的 3 种 描 述 方 法 1274.2.4 结 构 体 的 3 种 子 结 构 设 计 方 法 1294.3 VHDL 程序设计 .1344.3.1 并 行 语 句 1344.3.2 顺 序 语 句 1474.4 层 次 化 设 计 方 法 .1524.4.1 库 （ libraries） .1534.4.2 程 序 包 （
44、PACKAGES） 1554.4.3 子 程 序 1604.4.4 文 件 输 入 /输 出 程 序 包 TEXTIO .1684.5 元 件 例 化 .1714.5.1 构 造 元 件 1714.5.2 构 造 程 序 包 1794.5.3 用 户 构 造 元 件 库 1814.5.4 元 件 的 调 用 1824.6 组 合 电 路 设 计 .1844.6.1 编 码 器 、 译 码 器 、 选 择 器 电 路 .1844.6.2 运 算 器 的 设 计 1904.7 时 序 电 路 设 计 .1924.7.1 时 钟 边 沿 的 描 述 1924.7.2 时 序 电 路 中 复 位 信
45、号 Reset 的 VHDL 描述方法 .1944.8 VHDL 设计综合 .1984.8.1 逻 辑 综 合 概 述 1984.8.2 设 计 实 现 概 述 1994.8.3 面向 CPLD 器件的实现 2014.9 VHDL 设计仿真 .2054.9.1 概述 2054.9.2 仿 真 方 法 2054.10 测 试 （ 平 台 ） 程 序 的 设 计 方 法 .2064.10.1 实 体 描 述 可 简 化 2064.10.2 程 序 中 应 包 含 输 出 错 误 信 息 的 语 句 .2074.10.3 配置 语句（C ONFIGURATION） .2074.10.4 不 同 仿
46、真 目 的 对 测 试 平 台 设 计 的 要 求 .2084.10.5 表 格 式 测 试 程 序 设 计 .2084.10.6 文件 I/O 式测试程序设计 .2124.10.7 用 子 程 序 方 式 建 立 测 试 平 台 .2194.11 用 VHDL 做电子系统设计 2214.12 硬 件 语 言 应 用 技 巧 .226第 5 章 可 编 程 器 件 2325.1 可 编 程 器 件 概 述 .2325.2 可 编 程 技 术 方 法 .2335.2.1 编 程 技 术 2335.2.2 发 展 趋 势 2345.3 专 用 集 成 电 路 （ ASIC） 2355.4 可 编
47、程 逻 辑 器 件 早 期 产 品 PAL 和 GAL .2405.5 可 编 程 器 件 的 分 类 .2415.6 复 杂 的 可 编 程 器 件 （ CPLD） 2445.7 现 场 可 编 程 逻 辑 门 阵 列 （ FPGA） 2475.8 可 配 置 计 算 逻 辑 阵 列 .2535.9 可 编 程 专 用 集 成 电 路 （ ASIC） 2555.10 流 行 可 编 程 器 件 一 览 .2585.11 模 拟 可 编 程 器 件 .2605.11.1 在 系 统 可 编 程 模 拟 电 路 的 结 构 .2615.11.2 PAC 的接口电路 2645.12 混 合 可 编
48、 程 器 件 .2665.13 激 光 可 编 程 器 件 .2685.14 可 编 程 器 件 技 术 展 望 .268第 6 章 用 EDA 工具设计电子产品 2706.1 EDA 工 程 实 现 目 标 之 一 印 刷 电 路 板 及 其 设 计 工 具 .2706.1.1 印 刷 电 路 板 的 种 类 2706.1.2 元 器 件 的 封 装 形 式 2716.1.3 印 刷 电 路 板 设 计 时 的 常 用 术 语 .2716.1.4 印 刷 电 路 板 常 用 标 准 2726.1.5 印 刷 电 路 板 布 局 设 计 2726.1.6 印 刷 电 路 板 的 布 线 设 计
49、 .2746.2 印 刷 电 路 板 设 计 .2756.3 PCB 设 计 工 具 Protel 概述 .2756.3.1 PCB 布线流程 .2766.3.2 电 路 板 工 作 层 面 2776.3.3 双 面 板 的 设 计 2786.3.4 元 件 的 布 局 2796.3.5 电 路 板 布 线 2806.3.6 打 印 输 出 2826.3.7 PCB 报表 .2826.3.8 创 建 项 目 元 件 库 2826.3.9 由 PCB 图 生 成 网 络 表 2826.4 印 制 电 路 板 的 可 靠 性 设 计 .2836.4.1 如 何 提 高 电 子 产 品 的 抗 干 扰 能 力 和 电 磁 兼 容 性 .2866.4.2 Protel 软件在高频电路布线中的技巧 .2906.4.3 印 刷 电 路 板 的 电
