1、0第 1 单元 能力训练检测题 一、填空题1、由二值变量所构成的因果关系称为 逻辑 关系。能够反映和处理 逻辑 关系的数学工具称为逻辑代数。2、在正逻辑的约定下， “1”表示 高 电平， “0”表示 低 电平。3、数字电路中，输入信号和输出信号之间的关系是 逻辑 关系，所以数字电路也称为 逻辑 电路。在 逻辑 关系中，最基本的关系是 与逻辑 、 或逻辑 和 非逻辑 。4、用来表示各种计数制数码个数的数称为 基数 ，同一数码在不同数位所代表的权 不同。十进制计数各位的 基数 是10， 位权 是10的幂。5、 8421 BCD码和 2421 码是有权码； 余3 码和 格雷 码是无权码。6、 进位计
2、数制 是表示数值大小的各种方法的统称。一般都是按照进位方式来实现计数的，简称为 数 制。任意进制数转换为十进制数时，均采用 按位权展开求和 的方法。7、十进制整数转换成二进制时采用 除2取余 法；十进制小数转换成二进制时采用乘2取整 法。8、十进制数转换为八进制和十六进制时，应先转换成 二进 制，然后再根据转换的 二进 数，按照 三个数码 一组转换成八进制；按 四个数码 一组转换成十六进制。9、逻辑代数的基本定律有 交换 律、 结合 律、 分配 律、 反演 律和 非非 律。10、最简与或表达式是指在表达式中 与项中的变量 最少，且 或项 也最少。13、卡诺图是将代表 最小项 的小方格按 相邻
3、原则排列而构成的方块图。卡诺图的画图规则：任意两个几何位置相邻的 最小项 之间，只允许 一位变量 的取值不同。14、在化简的过程中，约束项可以根据需要看作 1 或 0 。二、判断正误题1、奇偶校验码是最基本的检错码，用来使用PCM方法传送讯号时避免出错 。 （ 对 ）2、异或函数与同或函数在逻辑上互为反函数。 （ 对 ）3、8421BCD码、2421BCD 码和余3码都属于有权码。 （ 错 ）4、二进制计数中各位的基是2，不同数位的权是2的幂。 （ 对 1）3、每个最小项都是各变量相“与”构成的，即n个变量的最小项含有n个因子。 （ 对 ）4、因为逻辑表达式A+B+AB=A+B成立，所以AB=
4、0成立。 （ 错 ）5、逻辑函数F=A + B+ C+B 已是最简与或表达式。 （ 错 BAC）6、利用约束项化简时，将全部约束项都画入卡诺图，可得到函数的最简形式。 （ 错 ）7、卡诺图中为1的方格均表示逻辑函数的一个最小项。 （ 对 ）8、在逻辑运算中， “与”逻辑的符号级别最高。 （ 对 ）9、标准与或式和最简与或式的概念相同。 （ 对 ）10、二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。 （ 错 ）三、选择题1、逻辑函数中的逻辑“与”和它对应的逻辑代数运算关系为（ B ） 。A、逻辑加 B、逻辑乘 C、逻辑非2 、十进制数100对应的二进制数为（ C ） 。A、10111
5、10 B、1100010 C、1100100 D、110001003、和逻辑式 表示不同逻辑关系的逻辑式是（ B ） 。A、 B、 C、 D、AAA4、数字电路中机器识别和常用的数制是（ A ） 。A、二进制 B、八进制 C、十进制 D、十六进制5、以下表达式中符合逻辑运算法则的是（ D ） 。A、CC=C 2 B、1+1=10 C、01 D、A+1=16、A+BC=（ C ） 。A、A+B B、A+C C、 （A+B ） （A+C） D、B+C7、在（ D ）输入情况下， “与非”运算的结果是逻辑 0。A、全部输入是0 B、任一输入是0 C、仅一输入是0 D、全部输入是1四、简述题1、逻辑代
6、数与普通代数有何异同？2答：逻辑代数中仅含有 0 和 1 两个数码，普通代数含有的数码是 09 个，逻辑代数是逻辑运算，普通代数是加、减、乘、除运算。2、什么是最小项？最小项具有什么性质？答：一个具有n个逻辑变量的与或表达式中，若每个变量以原变量或反变量形式仅出现一次，就可组成2 n个“与”项，我们把这些“与”项称为n个变量的最小项，分别记为m n。最小项具备下列性质：对于任意一个最小项，只有一组变量取值使它的值为1,而变量取其余各组值时，该最小项均为0。任意两个不同的最小项之积恒为0。变量全部最小项这和恒等于1。3、试述卡诺图化简逻辑函数的原则和步骤。答：利用卡诺图化简逻辑函数式的步骤：根据
7、变量的数目，画出相应方格数的卡诺图；根据逻辑函数式，把所有为“1”的项画入卡诺图中；用卡诺圈把相邻最小项进行合并，合并时就遵照卡诺圈最大化原则；根据所圈的卡诺圈，消除圈内全部互非的变量，每一个圈作为一个“与”项，将各“与”项相或，即为化简后的最简与或表达式。五、计算题1、用代数法化简下列逻辑函数 BACF)(解： BA CF解： ABCBAF解： C DD3解： CBDADCAF2、用卡诺图化简下列逻辑函数F（A, B , C, D）= m（3, 4, 5, 7, 9, 13, 14, 15）A+在图中，m 5, m7, m13, m15虽然可画成一个圈，但它的每一个最小项均被别的卡诺圈圈过，
8、因此是多余圈。F (A,B,C,D) = m(1,3,5,7,9,11,13)C+ )14,09,8764,3210(),(mDCBAYC DA B111111110 0 0 1 1 1 1 00 00 11 11 01 1 1 11 1 10 0 0 1 1 1 1 00 00 1C DA B11 1 1 11 11 010 00 10 0 0 1A BC D1111 1 1 011 11 0 1 14圈零法:本题0的数量远少于1的数量，使用圈零法较简便。 )(DBCAY+= )()( DCA+=3、完成下列数制之间的转换（365） 10（ 101101101 ） 2（555 ） 8（16D
9、 ） 16 （11101.1） 2（29.5） 10（ 35.4） 8（1D.8 ） 16 （57.625） 10（111001.101) 2=（71.5 ） 8（ 39.A ） 164、完成下列数制与码制之间的转换（6分）（47） 10（ 01000111 ） 8421码 （25.25） 10（ 00100101.00120101 ） 8421BCD （31.2） 81 1 1 11 0 1 10 0 0 1 1 1 1 00 00 1C DA B0 0 0 11 1 1 11 11 05第 2 单元 能力训练检测题 一、填空题： 1、基本逻辑关系的电路称为 逻辑门 ，其中最基本的有 与门
10、、 或门 和 非 门。常用的复合逻辑门有 与非 门、 或非 门、 与或非 门、 异或 门和 同或 门。2、CMOS集成电路是由 增强 型 PMOS 管和 增强 型 NMOS 管组成的互补对称MOS 门电路，其中CC4000 系列和 高速 系列是它的主要子系列。3、功能为“有0出1、全1出0”的门电路是 与非 门；具有“ 有1出1，全0出0 ”功能的门电路是或门；实际中集成 与非 门应用的最为普遍。4、普通的TTL与非门输出只有 高电平“1” 和 低电平“0” 两种状态；TTL三态与非门除了具有 1 态和 0 态，还有第三种状态 高阻 态，三态门可以实现 总线 结构。5、集成电极开路的TTL与非
11、门又称为 OC 门，其输出可以 “线与 。6、TTL 集成电路和CMOS集成电路 相比较， TTL 集成门的带负载能力较强， CMOS 集成门的抗干扰能力较强。7、当外界干扰较小时，TTL 与非 门闲置的输入端可以 悬空 处理；TTL 或非 门不使用的闲置输入端应与 地 相接；CMOS门输入端口为“与”逻辑关系时，闲置的输入端应接 高 电平，具有 “或”逻辑端口的CMOS门多余的输入端应接 低 电平；即CMOS 门的闲置输入端不允许 悬空 。二、判断正误题61、所有的集成逻辑门，其输入端子均为两个或两个以上。 （ 错 ）2、根据逻辑功能可知，异或门的反是同或门。 （ 对 ）3、具有图腾结构的
12、TTL 与非门可以实现“线与”逻辑功能。 （ 错 ）4、逻辑门电路是数字逻辑电路中的最基本单元。 （ 对 ）5、TTL 和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。 （ 错 ）6、74LS 系列产品是 TTL集成电路的主流，应用最为广泛。 （ 对 ）7、74LS系列集成芯片属于TTL型，CC4000系列集成芯片属于CMOS型。 （ 对 ）8、OC门可以不仅能够实现“总线”结构，还可构成与或非逻辑。 （ 对 ）9、CMOS电路的带负载能力和抗干扰能力均比TTL 电路强。 （ 错 ）三、选择题1、具有“有1出0、全0出1”功能的逻辑门是（ B ） 。A、与非门 B、或非门 C、异或门
13、 D、同或门2、CMOS电路的电源电压范围较大，约在（ B ） 。A、5V5V B、318V C、515V D、5V3、若将一个TTL异或门当做反相器使用，则异或门的A和B输入端应：（ A ） 。A、B输入端接高电平，A输入端做为反相器输入端B、B输入端接低电平，A输入端做为反相器输入端C、A、B 两个输入端并联，做为反相器的输入端D、不能实现4、 （ C ）的输出端可以直接并接在一起，实现 “线与”逻辑功能。A、TTL 与非门 B、三态门 C、OC门 D、异或门5、 （ A ）在计算机系统中得到了广泛的应用，其中一个重要用途是构成数据总线。A、三态门 B、TTL与非门 D、异或门 C、OC门
14、 6、一个两输入端的门电路，当输入为1 0时，输出不是1的门电路为（ C ） 。7A、与非门 B、或门 C、或非门 D、异或门7、一个四输入的与非门，使其输出为0的输入变量取值组合有（ B ） 。A、15种 B、1种 C、3种 D、7种四、简述题1、数字电路中，正逻辑和负逻辑是如何规定的？答：数字电路中只有高、低电平两种取值。用逻辑“1”表示高电平，用逻辑“0”表示低电平的方法称为正逻辑；如果用逻辑“0”表示高电平，用逻辑“1”表示低电平，则称为负逻辑。2、你能说出常用复合门电路的种类吗？它们的功能如何？答：常用的复合门有与非门、或非门、与或非门、异或门和同或门。其中与非门的功能是“有 0 出
15、 1，全 1 出 0”；或非门的功能是“有 1 出 0，全 0 出 1”；与或非门的功能是“只要 1 个与门输出为 1，输出为 0，两个与门全部输出为 0 时，输出为 1”；异或门的功能是“相异出 1，相同出 0”；同或门的功能是“相同出 1，相异出 0”。3、TTL 与非门闲置的输入端能否悬空处理？CMOS 与非门呢？答：TTL 与非门闲置的输入端一般也不要悬空处理，但当外界干扰较小时，就可以把闲置的输入端悬空处理；而 CMOS 与非门闲置的输入端是不允许悬空处理的。4、试述TTL 与非门和OC 门、三态门的主要区别是什么？答： TTL 与非门采用的推挽输出，通常不允许将几个同类门的输出端并
16、联起来使用，正常情况下，TTL 与非门输出对输入可实现与非逻辑；集电极开路的 TTL 与非门又称为 OC 门，多个 OC 门的输出端可并联起来使用，实现“线与”逻辑功能，还可用作与或非逻辑运算等；三态门和 TTL 与非门相比，结构上多出了一个使能端，让使能端处有效状态时，三态门与 TTL 与非门功能相同，若使能端处无效态，则三态门输出呈高阻态，这时无论输入如何，输出均为高阻态。5、若把与非门、或非门、异或门当做非门使用时，它们的输入端应如何连接？答：若把与非门做非门使用，只需将与非门的输入端并联起来即可；若把或非门当做非门使用，只需把其它输入端接地，让剩余的一个输入端作非门输入即可；若把异或门
17、当做非门使用，只需把其它输入端接高电平，让剩余的一个输入端作非门输入即可。6、提高CMOS门电路的电源电压可提高电路的抗干扰能力，TTL门电路能否这样做？为什么？答：TTL 门电路是不能采取提高电源电压的方式来提高电路抗干扰能力的。因为，TTL 集成电路的电源电压是特定的，其变化范围很窄，通常在 4.55.5V。五、分析题1、已知输入信号A、B的波形和输出Y 1、Y 2、Y 3、Y 4的波形如图2.5.1所示，试判断各为哪种逻辑门，并画出相应逻辑门图符号,写出相应逻辑表达式。8解：观察图示波形，判断出Y 1是与门；Y 2是异或门；Y 3是与非门；Y 4是同或门。它们相应的图符号如下：2、电路如
18、图2.47（a）所示，其输入变量的波形如图（b）所示。试判断图中发光二极管在哪些时段会亮。 （7分）A B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010110&1ABC &F14根据真值表写出逻辑函数式并化简为最简与或式如下：CABBCAF3、用与非门设计一个三变量的多数表决器逻辑电路。 （10分）设计：根据题目要求写出逻辑功能真值表如下：A B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111根据真值表写出逻辑函数式并化简为最简与或式如下：ACBBCABF根据上述最简式画出相应逻辑电路图
19、如下：&1ABCF111&ABC&F&154、用与非门设计一个组合逻辑电路，完成如下功能：只有当三个裁判（包括裁判长）或裁判长和一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响） ，表示此次举重成功，否则，表示举重失败。设计：根据题意取三个裁判分别为输入变量A 、B、C，A为裁判长，设按下按键输入为1，否则为0，举重成功为1，举重失败为0，据题意列出相应真值表如下：A B C F0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111根据真值表写出逻辑函数式并化简为最简与或式如下：ACBACBF根据上述最简式画出相应逻辑电路图如下：第 4 单
20、元 能力训练检测题 一、填空题1、两个与非门构成的基本 RS 触发器的功能有 置 0 、 置 1 和 保持 。电路中不允许两个输入端同时为 低电平 ，否则将出现逻辑混乱。2、通常把一个 CP 脉冲引起触发器多次翻转的现象称为 空翻 ，有这种现象的触发器是 钟控的 RS 触发器，此类触发器的工作属于 电平 触发方式。3、为有效地抑制“空翻” ，人们研制出了 边沿 触发方式的 主从型 JK 触发器和 维持阻塞型 D 触发器。4、JK 触发器具有 置 0 、 置 1 、 保持 和 翻转 四种功能。欲使 JK 触发器实现 的功能，则输入端 J 应接 高电平 1 ，K 应接 高电平 1 。nQ1ABC
21、& F&165、D 触发器的输入端子有 1 个，具有 置 0 和 置 1 的功能。6、触发器的逻辑功能通常可用 特征议程 、 状态转换图 、 功能真值表 和 时序波形图 等多种方法进行描述。7、组合逻辑电路的基本单元是 门电路 ，时序逻辑电路的基本单元是 触发器 。8、JK 触发器的次态方程为 Qn+1=j Qn+K Qn ；D 触发器的次态方程为 Qn+1= Dn 。9、触发器有两个互非的输出端 Q 和 ，通常规定 Q=1， =0 时为触发器的 1 状态；Q=0， =1 时为触发器的 0 状态。10、两个与非门组成的基本 RS 触发器，正常工作时，不允许 0 ，其特SR征方程为 ，约束条件为
22、 。nnRS1 1S11、钟控的 RS 触发器，在正常工作时，不允许输入端 R=S= 1 ，其特征方程为 ，约束条件为 SR=0 。）（ 1P 1CQnn12、把 JK 触发器 两个输入端子连在一起作为一个输入 就构成了 T 触发器，T触发器具有的逻辑功能是 保持 和 翻转 。13、让 T 触发器恒输入“1”就构成了 T触发器，这种触发器仅具有 翻转 功能。二、正误识别题1、仅具有保持和翻转功能的触发器是 RS 触发器。 （ 错 ）2、基本的 RS 触发器具有“空翻”现象。 （ 错 ）3、钟控的 RS 触发器的约束条件是：R S=0。 （ 错 ）4、JK 触发器的特征方程是： 。 （ 错 ）n
23、1nKQJ5、D 触发器的输出总是跟随其输入的变化而变化。 （ 对 ）6、CP=0 时，由于 JK 触发器的导引门被封锁而触发器状态不变。 （ 对 ）7、主从型 JK 触发器的从触发器开启时刻在 CP 下降沿到来时。 （ 对 ）8、触发器和逻辑门一样，输出取决于输入现态。 （ 错 ）9、维持阻塞 D 触发器状态变化在 CP 下降沿到来时。 （ 错 ）10、凡采用电位触发方式的触发器，都存在“空翻”现象。 （ 错 ）三、选择题171、仅具有置“0”和置“1”功能的触发器是（ C ） 。A、基本 RS 触发器 B、钟控 RS 触发器 C、D 触发器 D、JK 触发器2、由与非门组成的基本 RS 触
24、发器不允许输入的变量组合 为（ A ） 。RSA、00 B、01 C、10 D、113、钟控 RS 触发器的特征方程是（ D ） 。A、 B、n1nQRn1nQSC、 D、SR4、仅具有保持和翻转功能的触发器是（ B ） 。A、JK 触发器 B、T 触发器 C、D 触发器 D、T触发器5、触发器由门电路构成，但它不同门电路功能，主要特点是具有（ C ）A、翻转功能 B、保持功能 C、记忆功能 D、置 0 置 1 功能6、TTL 集成触发器直接置 0 端 和直接置 1 端 在触发器正常工作时应（ C DRS）A、 =1， =0 B、 =0， =1DRSDC、保持高电平“1” D、保持低电平“0”
25、7、按触发器触发方式的不同，双稳态触发器可分为（ C ）A、 高 电 平 触 发 和 低 电 平 触 发 B、 上 升 沿 触 发 和 下 降 沿 触 发C、 电 平 触 发 或 边 沿 触 发 D、 输 入 触 发 或 时 钟 触 发8、按逻辑功能的不同，双稳态触发器可分为（ D ） 。A、 RS、 JK、 D、 T 等 B、 主 从 型 和 维 持 阻 塞 型C、 TTL 型 和 MOS 型 D、 上 述 均 包 括9、为避免“空翻”现象，应采用（ B ）方式的触发器。A、主从触发 B、边沿触发 C、电平触发10、为防止“空翻” ，应采用（ C ）结构的触发器。A、TTL B、MOS C、
26、主从或维持阻塞四、简述题1、时序逻辑电路的基本单元是什么？组合逻辑电路的基本单元又是什么？答：时序逻辑电路的基本单元是触发器，组合逻辑电路的基本单元是门电路。2、何谓“空翻”现象？抑制“空翻”可采取什么措施？答：在时钟脉冲 CP1 期间，触发器的输出随输入发生多次翻转的现象称为空翻。抑制空翻的最好措施就是让触发器采取边沿触发方式。3、试分别写出钟控 RS 触发器、JK 触发器和 D 触发器的特征方程。答：钟控 RS 触发器的特征方程： ，SR=0 （约束条件） ；）（ 1P 1CQRSnn18JK 触发器的特征方程： ； D 触发器的特征方程：Q n +1= D n。nnKJQ14、你能否推出
27、由两个或非门组成的基本 RS 触发器的功能？写出其真值表。答：由两个或非门组成的基本 RS 触发器如图所示，其功能与钟控 RS 触发器相同，所不同点是或非门构成的基本 RS 触发器是电平触发方式，没有时钟脉冲控制。功能真值表也与钟控 RS 触发器完全相同。五、分析题1、已知 TTL 主从型 JK 触发器的输入控制端 J 和 K 及 CP 脉冲波形如图 4.23 所示，试根据它们的波形画出相应输出端 Q 的波形。解：2、写出图 4.24 所示各逻辑电路的次态方程。解：（a）图： （b）图： （c ）图：AQn1 nDQ1 nQ1（d）图： （e ）图： （f ）图：nnCPJK图 4.23 题
28、4.5.1 波形图或非门构成的基本 RS 触发器Q1门 1R S1门 2CPJKQ193、分析图 4.25 所示逻辑功能。图 4.25解：（1） 驱动方程：J 0=1 , K0=1nQ1= 1（2）状态方程： nnnJ0001nnnQKJQ0111 n1（3）输出方程：Y= Q1（4）状态转换图 (右图所示 )：（5）功能：同步的、穆尔型的、四进制加法器。1DC1QACP（a）1DC1QCP（b）1DC1QCP（c）1JC11KQ1CP（d）图 4.24 题 4.5.2 逻辑图1JC11KQCP（e）1JC11KQCP（f）1J1KCL1J1KCL1CP 0Q1QY0F1F204、电路如图 4
29、.26 所示：(1) 图示电路中采用什么触发方式；(2) 分析下图所示时序逻辑电路，并指出其逻辑功能；(3) 设触发器初态为 0，画出在 CP 脉冲下 Q0 和 Q1 的波形。解：JK 触发器采用的都是边沿触发方式；分析电路：电路驱动方程：J 0K 01，J 1K 1Q 0，将驱动方程代入触发器的特征方程可得：， 。nQ01 nn10101功能真值表：Q1n Q0n Q1n+1 Q0n+10 0 0 10 1 1 01 0 1 11 1 0 0由功能真值表可看出，这是一个 2 位四进制加计数器。电路初态为 0，画出其时序波形图如下：JCPQCQ0 Q1KJ QCK“1”DR图 4.26 题 4
30、.5.4 逻辑图CPQ0Q121第 5 单元 能力训练检测题 一、填空题1、时序逻辑电路通常由 组合逻辑电路 和 存储电路 两部分组成。2、根据时序逻辑电路按各位触发器接受 时钟脉冲控制 信号的不同，可分为 同 步时序逻辑电路和 异 步时序逻辑电路两大类。3、通常用 驱动方程 、 状态方程 和 输出方程 来描述时序逻辑电路。4、时序逻辑电路按照各位触发器触发器的时钟脉冲是否相同可分为 同步时序逻辑电路 和 异步时序逻辑电路 两大类。5、时序逻辑电路中仅有存储电路输出时，构成的电路类型通常称为 莫尔 型时序逻辑电路；如果电路输出除存储电路输出外，还包含组合逻辑电路输出端时，构成的电路类型称为 米
31、莱 型时序逻辑电路。6、可以用来暂时存放数据的器件称为 寄存器 ，若要存储 4 位二进制代码，该器件必须有 4 位 触发器。7、时序逻辑电路中某计数器中的无效码若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入 有效循环体 ，使无效码不再出现的能力称为 自启动 能力。8、若构成一个六进制计数器，至少要采用 三 位触发器，这时构成的电路有 6 个有效状态， 2 个无效状态。9、移位寄存器除有 存储代码 的功能外，还有 移位 功能。10、用四位移位寄存器构成环行计数器时，有效状态共有 4 个；若构成扭环计数器时，其有效状态是 8 个。11、寄存器是可用来存放数码、运算结果或指令的电路
32、，通常由具有存储功能的多位 触发 器组合起来构成。一位 触发 器可以存储 1 个二进制代码，存放 n 个二进制代码的寄存器，需用 n 位 触发 器来构成。12、74LS194 是典型的四位 TTL 型集成双向移位寄存器芯片，具有 左移和右移 、并行输入、 保持数据 和 清除数据 等功能。13、通常模值相同的同步计数器比异步计数器的结构 复杂 ，工作速度 快 。二、判断题1、集成计数器通常都具有自启动能力。 （对）2、使用 3 个触发器构成的计数器最多有 8 个有效状态。 （对）3、同步时序逻辑电路中各触发器的时钟脉冲 CP 不一定相同。 （错）224、利用一个 74LS90 可以构成一个十二进
33、制的计数器。 （错）5、用移位寄存器可以构成 8421BCD 码计数器。 （错）6、555 电路的输出只能出现两个状态稳定的逻辑电平之一。 （对）7、施密特触发器的作用就是利用其回差特性稳定电路。 （错）8、莫尔型时序逻辑电路，分析时可以不写输出方程。 （对）9、十进制计数器是用十进制数码“09”进行计数的。 （错）10、利用集成计数器芯片的预置数功能可获得任意进制的计数器。 （对）三、选择题1、描述时序逻辑电路功能的两个必不可少的重要方程式是（ B ） 。A、次态方程和输出方程 B、次态方程和驱动方程 C、驱动方程和时钟方程 D、驱动方程和输出方程2、用 8421BCD 码作为代码的十进制计
34、数器，至少需要的触发器个数是（ C ） 。A、2 B、3 C、4 D、53、按触发器状态转换与时钟脉冲 CP 的关系分类，计数器可分为（ A ）两大类。A、同步和异步 B、加计数和减计数 C、二进制和十进制4、能用于脉冲整形的电路是（ C ） 。A、双稳态触发器 B、单稳态触发器 C、施密特触发器5、由 3 级触发器构成的环形和扭环形计数器的计数模值依次为（ D ） 。A、模 6 和模 3 B、模 8 和模 8 C、模 6 和模 8 D、模 3 和模 66、下列叙述正确的是（ D ）A、译码器属于时序逻辑电路 B、寄存器属于组合逻辑电路C、555 定时器是典型的时序逻辑电路 D、计数器属于时序
35、逻辑电路 7、利用中规模集成计数器构成任意进制计数器的方法是（ B ）A、 复 位 法 B、 预 置 数 法 C、 级 联 复 位 法8、设计 1 个能存放 8 位二进制代码的寄存器，需要（ A ）触发器。A、8 位 B、2 位 C、3 位 D、4 位9、在下列器件中，不属于时序逻辑电路的是（ C ）A、计数器 B、序列信号检测器 C、全加器 D、寄存器10、改变 555 定时电路的电压控制端 CO 的电压值，可改变（ C ）A、555 定时电路的高、低输出电平 B、开关放电管的开关电平C、比较器的阈值电压 D、置“0”端 的电平值R四、简述题231、说明同步时序逻辑电路和异步时序逻辑电路有何
36、不同？答：同步时序逻辑电路的各位触发器是由同一个时钟脉冲控制的；异步时序逻辑电路的各位触发器的时钟脉冲控制端各不相同，状态变化发生的时间通常也不相同。2、钟控的 RS 触发器能用作移位寄存器吗？为什么？答：移位寄存器除寄存数据外，还能将数据在寄存器内移位，因此钟控的 RS 触发器不能用做这类寄存器，因为它具有“空翻”问题，若用于移位寄存器中，很可能造成一个 CP 脉冲下多次移位现象。用作移位寄存器的触发器只能是克服了“空翻”现象的边沿触发器。 3、何谓计数器的自启动能力？答：所谓自启动能力：指时序逻辑电路中某计数器中的无效状态码，若在开机时出现，不用人工或其它设备的干预，计数器能够很快自行进入
37、有效循环体，使无效状态码不再出现的能力。4、施密特触发器具有什么显著特征？主要应用有哪些？答：施密特触发器的显著特征有两个：一是输出电压随输入电压变化的曲线不是单值的，具有回差特性；二是电路状态转换时，输出电压具有陡峭的跳变沿。利用施密特触发器可对电路中的输入电信号进行波形整形、波形变换、幅度鉴别及脉冲展宽等。五、分析题1、试用 74LS161 集成芯片构成十二进制计数器。要求采用反馈预置法实现。解：2、电路及时钟脉冲、输入端 D 的波形如图 5.42 所示，设起始状态为“000” 。试画出各触发器的输出时序图，并说明电路的功能。J1K1Q1 J2K2Q2 J3K3Q3DCPQ1图 5.42
38、检测题 5.5.2 逻辑图Q2 Q3CPDQAQBQCQDTPCPDADBDCDDCrCOLD741611CP 1&24解：分析：（1）电路为同步的米莱型时序逻辑电路；（2）各触发器的驱动方程：J 1=D K1= J2=Q1n K2= J3=Q1n K3=DnQ1n2各触发器的次态方程： nQ2（3）根据上述方程，写出相应的逻辑功能真值表：CP D Q1n Q2n Q3n Q1n+1 Q2n+1 Q3n+11 0 0 0 0 0 0 02 1 0 0 0 1 0 03 0 1 0 0 0 1 04 0 0 1 0 0 0 15 0 0 0 1 0 0 0从功能真值表中可看出，该电路属于右移移位
39、寄存器。其时序逻辑图如图中红笔示。3、已知计数器的输出端 Q2、 Q1、Q 0 的输出波形如图 5.43 所示，试画出对应的状态转换图，并分析该计数器为几进制计数器。解：状态转换关系为：101010011000100001110。该计数器为七进制计数器。4、分析图 5.44 所示时序逻辑电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自选启动。Q0Q1Q2CP图 5.43 检测题 5.5.3 时序波形图图 5.44 检测题 5.5.4 逻辑电路图CPQ31J1KC1&Q21J1KC1Q11J1KC1F25解： nQKJ31nKJ12nQJ213 nK3
40、n1n1 13nQF3功能转换真值表：Q3n Q2n Q1n Q3n+1 Q2n+1 Q1n+1 F0 0 0 0 0 1 00 0 1 0 1 0 00 1 0 0 1 1 00 1 1 1 0 0 01 0 0 0 0 0 11 0 1 0 1 1 11 1 0 0 1 0 11 1 1 0 0 1 1画出状态转换图如下：由状态转换图可看出，这是一个模 5 加计数器，具有自启动能力。000111Q3n Q2n Q1n001 010 110100 011 10126第 6 单元 能力训练检测题 一、填空题： 1、一个存储矩阵有 64 行、64 列，则存储容量为 4096 个存储单元。2、动态
41、 MOS 存储单元是利用 电容 C 上存储的电压 存储信息的，为了不丢失信息，必须 不断刷新 。3、EPROM 的存储单元是在 MOS 管中置入 浮置栅 的方法实现的。写入程序时，在漏极和衬底之间加足够高的 反向脉冲电压 ，可使 PN 结产生 雪崩击穿 ，产生的高能电子穿透二氧化硅绝缘层进入 浮置栅 中。当将外部提供的电源去掉后， 浮置栅 中的电子无放电回路而被保留下来。4、半导体存储器按照存、取功能上的不同可分为 只读存储器 ROM 和 随机存取存储器 RAM 两大类。其中 只读存储器 ROM 事先存入的信息不会因为下电而丢失；而 随机存取存储器 RAM 关闭电源或发生断电时，其中的数据就会
42、丢失。5、存储器的两大主要技术指标是 存储容量 和 存取速度 。6、RAM 主要包括 地址译码器 、 存储矩阵 和 读/写控制 电路三大部分。7、存储器容量的扩展方法通常有字 扩展、位 扩展和 字、位同时 扩展三种方式。8、ROM 按照存储信息写入方式的不同可分为 固定 ROM、 可编程的 PROM、可光擦除可编程 的 EPROM 和 可电擦除可编程 的 E2PROM。二、判断正、误题1、RAM 的片选信号 =“0”时被禁止读写。 （错）CS2、EPROM 是采用浮置栅技术工作的可编程存储器。 （对）3、ROM 和 RAM 中存入的信息在电源断掉后都不会丢失。 （错）4、10241 位的 RA
43、M 中，每个地址中只有 1 个存储单元。 （对）275、可编程存储器的内部结构都存在与阵列和或阵列。 （对）6、存储器字数的扩展可以利用外加译码器控制数个芯片的片选输入端来实现。 （对）7、所有的半导体存储器在运行时都具有读和写的功能。 （错）8、ROM 的每个与项（地址译码器的输出）都一定是最小项。 （对）三、选择题1、一个容量为 1K8 的存储器有（ B）个存储单元。A.8 B.8K C.8000 D.90182、要构成容量为 4K8 的 RAM，需要（D ）片容量为 2564 的 RAM。A.2 B.4 C.8 D.323、寻址容量为 16K8 的 RAM 需要（C ）根地址线。A.4
44、B.8 C.14 D.16 4、某存储器具有 8 根地址线和 8 根双向数据线，则该存储器的容量为（C） 。A.83 B.8K8 C.2568 D. 2562565、随机存取存储器具有（A ）功能。A.读/写 B.无读/写 C.只读 D.只写6、欲将容量为 1281 的 RAM 扩展为 10248，则需要控制各片选端的辅助译码器的输出端数为（D） 。A.1 B.2 C.3 D.87、只读存储器 ROM 在运行时具有（A）功能。A.读/无写 B.无读/写 C.读/ 写 D.无读/ 无写8、只读存储器 ROM 中的内容，当电源断掉后又接通，存储器中的内容（D） 。A.全部改变 B.全部为 0 C.
45、不可预料 D.保持不变9、随机存取存储器 RAM 中的内容，当电源断掉后又接通，存储器中的内容（C） 。28A.全部改变 B.全部为 1 C.不确定 D.保持不变10、一个容量为 5121 的静态 RAM 具有（ A） 。A.地址线 9 根，数据线 1 根 B.地址线 1 根，数据线 9 根C.地址线 512 根，数据线 9 根 D.地址线 9 根，数据线 512 根四、简答题1、现有（1024B4）RAM 集成芯片一个，该 RAM 有多少个存储单元？有多少条地址线？该 RAM 含有多少个字？其字长是多少位？访问该 RAM 时，每次会选中几个存储单元？答：该 RAM 集成芯片有 4096 个存
46、储单元；地址线为 10 根；含有 1024 个字，字长是 4 位；访问该 RAM 时，每次会选中 4 个存储单元。2、什么是 ROM？什么是 RAM？它们的结构组成相同吗？二者的主要区别是什么？答：按存取方式分类，半导体存储器则可分为随机存取存储器（RAM）和只读存储器（ROM）两种形式。 RAM 是能够通过指令随机地、个别地对其中各个单元进行读/写操作的一类存储器； ROM 是计算机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。 。RAM 和 ROM 都是由地址译码器、存储矩阵和读/写控制电路所组成；RAM 与 ROM 的根本区别在于：正常工作状态下，ROM 只能读出不能写入，而 RAM 则既能读出又能写入。3、若存储器的容量为 256K8 位，其地址线为多少位？数据线数？若存储器的容量为 512M8 位，其地址线又为多少位 ? 答：存储器容量字数位数，当存储器的容量为 256K8 位时，可得字数为2n=256*1024，则地址线 n=18 位，数据线为 8 位；当存储器的容量为 512M8 位，可得2n=512*10241024，其地址线 n=29 位。五、计算题： 1、试
