数字时钟设计(毕业论文).doc

1、电子信息工程毕 业 论 文（设 计）题目：_数 字 时 钟 设 计院 系：班 级：姓 名：指导老师：时 间： 年 月 日第 2 页中 文 摘 要 ：加入世贸组织以后，中国会面临激烈的竞争。这种竞争将是一场科技实力、管理水平和人才素质的较量，风险和机遇共存，同时电子产品的研发日新月异，不仅是在通信技术方面数字化取代于模拟信号，就连我们的日常生活也进于让数字化取缔。说明数字时代已经到来，而且渗透于我们生活的方方面面。就拿我们生活的实例来说明一下“数字”给我们带来的便捷。下面我们就以数字钟为例简单介绍一下。数字钟我们听到这几个字，第一反应就是我们所说的数字，不错数字钟就是以数字显示取代模拟表盘的钟表

2、，在显示上它用数字反应出此时的时间，相比模拟钟能给人一种一目了然的感觉，不仅如此它还能同时显示时、分、秒。而且能对时、分、秒准确校时，这是普通钟所不及的。与此同时数字钟还能准确定时，在你所规定的时间里准确无误的想你发出报时声音，提醒你在此时所需要去做的事。与旧式钟表相比它更适用于现代人的生活。在毕业之际恰好遇上学校的毕业课题电子时钟设计毕业论文。因而在所学专业的基础上做了以下毕业设计。希望给大家带来方便的同时，使自己对所学专业有进一步的了解！目 录前 言 ： 4第 3 页1.设 计 目 的 62.设 计 功 能 要 求 63.电路设计 63.1 设计方案 63.2 单 元 电 路 的 设 计

3、.73.2.1 主 体 电 路 部 分 .73.2.1.1 振 荡 电 路 .83.2.1.2 计 数 电 路 .123.2.1.3 校 时 电 路 .173.2.1.4 译 码 与 显 示 电 路 193.2.2 扩 展 功 功 能 电 路 的 设 计 .213.2.2.1 定 时 控 制 电 路 .214.调 试 .234.1 主 体 电 路 部 分 .234.2 扩 展 电 路 部 分 255.总 结 .25致 谢 26参考文献 .27附录 .29前 言 ：中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间（纪元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器浑

4、天仪。东汉第 4 页时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动力的观测天象的机械计时器，是世界机械天文钟的先驱。盛唐时代，公元725年张遂（又称一行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、月的运动，而且立了两个木人，按时击鼓，按时打钟。第一个机械钟的灵魂擒纵器用于计时器，这是中国科学家对人类计时科学的伟大贡献。它比十四世纪欧洲出现的机械钟先行了六个世纪。第一只石英钟出现在二十世纪二十年代，从三十年代开始得到了推广，从六十年代开始，由于应用半导体技术，成功地解决了制造日用石英钟问题，石英电子技术在计时领域得到了广泛的应用。并取代机械钟做了更精确的时间标准。早

5、在1880年，法国人皮埃尔居里和保罗雅克居里就发现了石英晶体有压电的特性，这是制造钟表“心脏”的良好材料。科学家以石英晶体制成的振荡计时器和电子钟组合制成了石英钟。经过测试，一只高精度的石英钟表，每年的误差仅为3-5秒。1942年，著名的英国格林尼治天文台也开始采用了石英钟作为计时工具。在许多场合，它还经常被列为频率的基本标准，用于日常测量与检测。大约在 1970 年前后，石英钟表开始进入市场，风靡全球。随着科学的进步，精密的电子元件不断涌现，石英钟表也开始变得小巧精致，它既是实用品，也是装饰品。它为人们的生活提供方便，更为人们的生活增添了新的色彩。 在现行情况下根据简单实用强的、走时准确进行

6、设计。而实验证明，钟表的振荡部分采用石英晶体作为时基信号源时，走时更精确、调整更方便。钟是一种计时的器具，它的出现开拓了时间计量的新里程。提起时钟大家都很熟悉，它是给我们指明时间的一种计时器，并且我们每天都要用到它。二十世纪八十年代中国的钟表业经历了一场翻天覆地的大转折。其表现在三个方面：（1）从生产机械表转为石英电子表； （2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业”所取代，钟表生产中心转向中国南方沿海一带；（3）中国钟表业发展从以机芯为龙头改为以手表外观件为龙头。这场转折以迅雷不及掩耳的速度，冲击着传统的中国钟表工业。中国的钟表业从技术简单、零件少的石英钟机芯制造入

7、手。最初石英钟机芯全靠从日本、德国进口，1989 年开始完全自己生产，包括模具的制造加工。近十余年，逐渐提高机芯质量的稳定性，同时转向对手表机芯研制与开发。目前石英钟表机芯生产主要在福建省福第 5 页州、广东东莞、番禺；机械钟表机芯在上海、山东等地。现在我国的电子业发展非常快速，电子业的发展有利于钟表业的发展。在中国钟表发展史上，国产机芯研制的失败已经成为过去， “组装业”作为新兴钟表工业的起步阶段也已成为过去。一支新的充满智慧的钟表精英在成长。我们相信在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其他领域的最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表业的精英们在提高制

8、造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正是中国钟表业发展的希望。数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1.设 计 目 的设计一种多功能数字钟，该数字钟

9、具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、自动报整点时数和触摸报正点的功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现，而扩展功能部电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的 1Hz 脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两位显示，扩展部分要有相应的响应电路。第 6 页2.设 计 功 能 要 求基 本 功 能 ：（1）时的计时要求为“12 翻 1

10、”，分和秒的计时要求为 60 进制（2）准确计时，以数字形式显示时，分，秒的时间（3）校正时间扩 展 功 能 ：（1）定时控制；（2）仿广播电台报时功能；（3）自动报整点时数；（4）触摸报整点时数；3.电路设计3.1 设计方案根据设计要求首先建立了一个多功能 数字钟电路系统的组成框图，框图如图1 所示。时显示器 分显示器 秒显示器时译码器 分译码器 秒译码器时计数器 分计数器 秒计数器校时电路振荡器 分频器整点报时触摸报时仿电台报定时控制主体电路 扩展电路图 1由图 1 可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字

11、钟的扩展功第 7 页能。振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。秒计数器计满 60 后向分计数器个位进位，分计数器计满 60 后向小时计数器个位进位并且小时计数器按照“12 翻 1”的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行扩展功能。3.2 单 元 电 路 的 设 计数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。在本次设计，电路是由许多单元电路组成的，因此首先必须

12、对各个单元电路进行设计。3.2.1 主 体 电 路 部 分主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。3.2.1.1 振 荡 电 路振荡电路由振荡器和分频器产生 1Hz 时钟脉冲和扩展部分所需的频率，下面对振荡器和分频器两部分进行介绍。（1）振荡器数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为 0v5v 的方波信号而不是锯齿波、三角波或其他形式。典型的振荡器

13、是弛豫振荡器，它通过一个 RC 网络将反相器的输出反馈回来并存在一定的工作延迟时间。基本的电路如图 2 所示。第 8 页1 2A7 4 0 41 2A7 4 0 4R 2R 1C图 2在上述电路中，RI-C 网络由第一个反相器驱动，具有 RC 特性曲线的响应信号被反馈给反相器的输入。当电容上的电压达到施密特触发器输入反相器的门限电压的时候，反相器的状态发生改变，并输出一个新的电压值。这个输出电压经过一定的延迟时间再次通过 RIC 反馈回来，直到电容电压再次达到门限电压为止。用施密特触发器输入器件（如 74HC04） ，但是由于电容的参考电压在每个临界点都要发生变化，所以施密特触发器不是必需的。

14、由于电容与输出相连，每次状态改变时，电容的充电电压会超过 5V。从这一点来说，输出电压会改变电容的充电电压，直到电容两端的电压变为 74HC04 的门限电压（2.5V）为止。振荡器输出状态的改变发生在电容上的电压达到 2.5V 时。弛豫振荡器对许多低成本而精度要求又不高的场所非常适合，但是并不推荐在任何有精度要求的实际应用电路采用它。如果想要获得高的精度，就应该在振荡电路中使用石英晶体作振源。在数字钟的设计与制作中应采用石英晶体振荡器，因为石英晶体具有压电效应，是一个压电器件。当交流电压加在晶体两端，晶体先随电压变化产生对应的变化，然后机械振动又使晶体表面产生交变电荷。当晶体几何尺寸和结构一定

15、时，它本生有一个固定的机械频率。当外加交流电压的频率等于晶体的固有频率时，晶体片的机械振动最大，晶体表面电荷量最多，外电路的交流电流最强，于是产生振荡，因此将石英晶体按一定方位切割成片，两边傅以电极，焊上引线，再用金属或玻璃外壳封装即构成石英晶体。石英晶体的固有频率十分稳定。另外石英晶体的振动具有多谐性，除了基频振动外，还有奇次谐次泛音振动，对于石英晶体，既可利用基频振动，也可利用泛音振动。前者称为基频晶体，后者称为泛音晶体，晶片厚度与振动频率成反比，工作频率越高，要求晶片厚度越薄。将石英晶体作为高 Q 值谐振回路元件接入反馈电路中，就组成了晶体振荡器。在设计中所用的振荡器的电路图如图 3 所

16、示。该电路能产生 1MHz 的方波脉冲振荡信号。第 9 页1 2A74041 2A74041 2A 74041K 0.01uF5-25pF1M H Z图 3（2）分频器分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号和扩展部分所需的频率。在此电路中，分频器的功能主要有两个：一是产生标准脉冲信号；二是功能扩展电路所需的信号，如仿电台用的 1KHz 的高频信号和 500Hz 的低频信号等.在此电路中作为分频器的元件是:CD4518。CD4518 可以组成二分频电路和十分频电路。用 CD4518 组成二分频的电路如图4；用 CD4518 组成十分频的电路如图 5；在本次设计中所用的分频器

17、的电路图如图6。电路经过十分频后将晶振来的 1MHz 的振荡脉冲变为 1Hz 的脉冲信号，该信号作为计数器的计数脉冲使用。输入 输 出 输入 输入 输 出清零图 4 图 54Q1Cr CPEN 4QCr CP第 10 页CK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518CK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518CK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518CK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518CK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518CK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518100K

18、HZ10KHZ1KHZ100HZ10HZ1HZ1MHZ图 6上表:CD4518 的功能表振荡器和分频器两部分构成振荡电路，它的电路图如图 7 所示。输入 输出CK CR EN上升沿 L H 加计数L L 上升沿 加计数下降沿 L XX L 上升沿上升沿 L LH L 下降沿保 持X L X 全为 L第 11 页根据图 7 可知电路的工作原理是：石英晶体振荡器提供的频率为 1MHz，CD4518组成十分频电路。并且一个 CD4518 可以组成两个十分频电路即：CD4518 的引脚 2与引脚 6 组成一个十分频电路而引脚 10 与引脚 14 组成另一个十分频电路。晶振的输出接入第一块 CD4518

19、 的输入引脚 2，经过一次十分频，频率变为 100KHz。输出引脚 6 接入同一块 CD4518 的引脚 10 经第二次分频，频率变为 10KHz。输出引脚接人第二块 CD4518 的输入引脚 2 再经一次分频，频率变为 1KHz。这样经过六次分频最后可以得到 1Hz 的频率。1 2A74041 2A74041 2A 74041K 0.01uF5-25pF1MHZCK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518CK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518CK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518CK1EN2CLR7Q0 3Q1 4Q2 5Q3

20、 6A4518CK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518CK1EN2CLR7Q0 3Q1 4Q2 5Q3 6A4518100KHZ10KHZ1KHZ100HZ10HZ1HZ图 73.2.1.2 计 数 电 路计数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。数字钟的计数电路是用两个六十进制计数电路和“12 翻 1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的

21、循环计数。第 12 页以六十进制为例，当计数器从 00，01，02，59 计数时，反馈门不起作用，只有当第 60 个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为 60 的循环计数。下面将分别介绍 60 进制计数器和“12 翻 1”小时计数器。 （一）60 进制计数器电路如图 8 所示R0(1)6R0(2)7CKA14QA12CKB1QB11QC9QD87 4 L S 9 2 _ 2R0(1)2R0(2)3R9(1)6R9(2)7CKA14QA12CKB1QB9QC8QD117 4 L S 9 0 _ 5G N DG N D+ 5 V+ 5 V图 8电路中，74LS92 作为十位计数器，在

22、电路中采用六进制计数；74LS90 作为个位计数器在电路中采用十进制计数。当 74LS90 的 14 脚接振荡电路的输出脉冲 1Hz时 74LS90 开始工作，它计时到 10 时向十位计数器 74LS92 进位。下面对电路中所用的主要元件及功能介绍。 十进制计数器 74LS90 74LS90 是二五十进制计数器，它有两个时钟输入端 CKA 和 CKB。其中，CKA 和 组成一位二进制计数器；CKB 和 组成五进制计数器；若将 与 CKB0Q321Q0Q相连接，时钟脉冲从 输入，则构成了 8421BCD 码十进制计数器。74LS90 有两个ACP清零端 R0（1） 、R0（2） ，两个置 9 端

23、 R9（1）和 R9（2） ，其 BCD 码十进制计数时序如表 1，二五混合进制计数时序如表 2，74LS90 的管脚图如图 9。第 13 页R0(1)2R0(2)3R9(1)6R9(2)7CKA14QA 12CKB1QB 9QC 8QD 1174LS90图 9表 1 BCD 码十进制计数时序 表 2 二五混合进制计数时序 异步计数器 74LS92所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器 74LS92 是 二六十二进制计数器，即 CKA 和 组成二进制计数器，CKB 和0Q在 74LS92 中为六进

24、制计数器。当 CKB 和 相连，时钟脉冲从 CKA 输入，321Q74LS92 构成十六进制计数器。74LS92 的管脚图如图 10。CK DQCBAQ0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1CK ABQCD0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 1 0 0 06 1 0 0 17 1 0 1 08 1 0 1 19 1 1 0 0第 14 页R0(1)6R0(2)7CKA14QA 12CKB1QB 1

25、1QC 9QD 874LS92图 10（二） “12 翻 1”小时计数器电路 （1） 电路如图 11 所 示CLK3D2SD4CD 1Q5Q674LS74AP0 15P1 1P2 10P39Q03Q12Q26Q37RC13TC12CLK14CE4U/D5PL1174LS191456U9B 74LS00123U9A74LS00 1112 13U10D 74LS00GNDR13.3K+5V89 U8D74LS04+5vCP图 11“12 翻 1”小时 计数器是按照“01020304050607080910111201”规律计数的，计数器的计数状态转换表如表 3 所示。表 3“12 翻 1”小时计时

26、时序十位 个位 十位 个位CK Q10 Q03 Q02 Q01 Q00 CK Q10 Q03 Q02 Q01 Q00第 15 页01234567000000000 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1891011121300011101 0 0 01 0 0 11 0 1 00 0 0 00 0 0 10 0 1 00 0 0 1（二）电路的工作原理由表可知：个位计数器由 4 位二进制同步可逆计数器 74LS191 构成，十位计数器由双 D 触发器 74LS74 构成 ，将它们组成 “12 翻 1”小时计数器。由表可知：计

27、数器的状态要发生 两次跳跃：一是：计数器计到 9，即个位计数器的状态为 =1001 后，在下一计数脉冲的作用下计数器进入暂态03210Q1010，利用暂态的两个 1 即 使个位异步置 0，同时向十位计数器进位使 301Q10Q=1；二是计数到 12 后，在第 13 个计数脉冲作用下个位计数器的状态应为=0001，十位计数器的 =0。第二次跳跃的十位清“0”和个位置03210 10“1”的输出端 、 、 来产生。对电路中所用的主要元件及功能介绍。10 D 触发器 74LS74在电路中用到了 D 触发器 74LS74，74LS74 的管脚图如图 12。D2 Q 5Q 6CLK341PRECLRA7

28、4LS74图 12下面将介绍一些有关触发器的内容：触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态第 16 页（高电平和低电平） ，所以它能记忆一位二进制代码。触发器是存放在二进制信息的最基本的单元。按其功能可为基本 RS 触发器触、JK 触发器、D 触发器和 T 触发器。这几种触发器都有集成电路产品。其中应用最广泛的当数 JK 触发器和 D 触发器。不过，深刻理解 RS 触发器对全面掌握触发器的工作方式或动作特点是至关重要的。事实上，JK 触发器和 D 触发器是 RS 触发器的改进型，其中 JK 触发器保留了两个数据输入端，而 D 触发器只保留了一个数据输入端。D 触发器有

29、边沿 D 触发器和高电平 D 触发器。74LS74 为一个电平 D 触发器。 计数器 74LS191 74LS191 的管脚图如图 13 CTEN4D/U5CLK14LD11MAX/MIN 12RCO 13A15QA 3B1QB 2C10QC 6D9QD 774LS191图 133.2.1.3 校 时 电 路（一）电路如图 14 所示第 17 页8910U10C74LS001 23U11A74LS001112 13U10D74LS00R33.3k C10.01uFS1GND10 11U8E74LS041HZS2/M2 Q2+5V图 14（二）电路的工作原理校时电路的作用是：当数字钟接通电源或者

30、出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对 1Hz 校时脉冲计数。 “慢校时”是用手动产生单脉冲作校时脉冲。图中 S1 校分用的控制开关，S2（总图）为校时用的控制开关，它们的控制功能如表 4 所示，校时脉冲采用分频器输出的 1Hz 脉冲，当 S1或 S2 分别为“0”时可以进行“快校时” 。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时” 。 表 4 校时开关的功能S1 S2 功能1 1 计数1 0 校分0 0 校时表 4

31、（三）对电路中所用的主要元件及功能介绍在此电路中，用到的元器件有两块四 2 输入与非门 74LS00 、一块六反相器 74 LS04、两个电容、两个电阻以及两个开关。第 18 页（1）四-2 输入与非门 74LS00集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74LS00 与非门的主要参数为：输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。输出低电平：指与非门的所有输入端均接高电平时的输出电平值。开门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。关门电平：指与非门输出处于高电平状态时允许

32、输入低电平的最大值。电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出高电平、输出低电平、关门电平和开门电平等。低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。扇出系数：门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL 与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因

33、此有两种扇出系数。即低电平扇出系数和高电平扇出系数。3.2.1.4 译 码 与 显 示 电 路（一）电路如图 15 所示第 19 页BI/RBO4RBI5LT3A7B1C2D6a 13b 12c 11d 10e 9f 15g 1474LS48abfcgdeDPYLEDgn1234567abcdefgDPY_7-SEG图 15（二）电路的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和 BCD7 段译码器、显示模块用来显示计时模块输出的结果。（三）对电路中的主要元件及功能介绍（1）译码器 74

34、LS48译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译” ，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器 74LS48，用 74LS48 把输入的 8421BCD 码 ABCD译成七段输出 a-g，再由七段数码管显示相应的数。 74LS48 的管脚图如图 16。在管脚图中，管脚 LT、RBI、BI/RBO 都是低电平是起作用，作用分别为：LT 为灯测检查，用 LT 可检查七段

35、显示器个字段是否能正常被点燃。BI 是灭灯输入，可以使显示灯熄灭。RBI 是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO 是共用输出端，RBO称为灭零输出端，可以配合灭零输出端 RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器 74LS248，CD4511。第 20 页图 16BI/RBO4RBI5LT3A7B1C2D6a 13b 12c 11d 10e 9f 15g 1474LS48（2）显示器 SM421050N在此电路图中所用的显示器是共阴极形式，阴极必须接地。SM421050N 的管脚功能图如图 17abfcgdeDPYLEDgn12345

36、67abcdefgDPY_7-SEG图 17主体电路部分是由上面的以上的各个单元电路组成的。3.2.2 扩 展 功 功 能 电 路 的 设 计3.2.2.1 定 时 控 制 电 路数字钟在指定的时刻发出信号，或驱动音响电路“闹时” ；或对某装置的电源进行接通或断开“控制” 。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。（一）设计电路如图 18 所示第 21 页12456UZ1A74LS2013121098UZ1B74LS20456UZ4B74LS03123UZ4A74LS03123UZ9A74LS00456UZ9B74LS00RZ41KRZ322LS1SP

37、EAKERQ13DG130+5VSZ3SW +5V1KHZRL3.3K+5V图 18（二）电路的工作原理在这里将举例来说明它的工作原理。要求上午 7 时 59 分发出闹时信号，持续1 分钟。设计如下：7 时 59 分对应数字钟的时时个位计数器的状态为 ，分十位3210()HQ计数器的状态为 ，分个位计数器的状态为 ，32102()MQ3210()M若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，就可以使音响电路正好在 7 点 59 分响，持续 1 分钟后（即 8 点）停响。所以闹时控制信号 Z 的表达式为 01S21020301()()()HMQ式中，M 为上午的信号输出，要

38、求 M=1。如果用与非门实现的逻辑表达式为： 2102301()()()HMZQ在该电路图中用到了 4 输入二与非门 74LS20，集电极开路的 2 输入四与非门74LS03，因 OC 门的输出端可以进行“线与” ，使用时在它们的输出端与电源+5V 端之间应接一电阻 RL。RL 的值由下式决定：minmaxCOHLIVR maxminCOLLIVR=0.4V, =0.4mA, =2.4V, =50uA, =8mA, =100Ua;m 为负载门输入aOILinLIHIH第 22 页端总个数。取 RL=3.3K。如果控制 1KHz 高音和驱动音响电路的两极与非门也采用 OC 门，则 RL 的值应该

39、重新计算。由电路图可以看见，上午 7 点 59 分，音响电路的晶体管导通，则扬声器发出1KHz 的声音。持续 1 分钟到 8 点整晶体管因为输入端为“0”而截止，电路停闹。（三）对电路中所用的主要元件及功能介绍在电路中所用到的元件有 74LS03，74LS20 等。（1）四 2 输入与非门 74LS03，只要输入变量有一个为 0 则输出为 1，只有输入全为 1，输出才为 0.74LS03 的管脚图如图 19 图 19123&74LS03（2）二 4 输入与非门 74LS20，四个输入端有一个为 0，则输出为 1，只有全部输入为 1，输出才为 0.74LS20 的管脚图如图 20 所示。1245

40、6&A74LS20图 204.调 试在本设计中，为了设计的顺利进行，我在实验箱上进行了部分调试，因为电路太复杂，在实验箱上不可能整体电路进行调试。调试后，我就自己焊接了一个试验板进行调试。以确保最后能很好的完成其各部分功能。调试后，我就画 PCB 图，A第 23 页用来制印制板。因为 PCB 图先画，后经过反复考虑振荡电路部分改进了，最后用的是 1MHZ 的晶振经过三片 CD4518 六次分频就能得到 1HZ 的频率。所以在印制板外加了一个振荡部分电路。4.1 主 体 电 路 部 分 振荡电路部分我先用的是 32768HZ 的晶振和反向器 74LS00 接两个电阻和两个电容组成的振荡电路，产生

41、 32768HZ 的方波信号，经过 15 级二分频后得到 1HZ 的基准脉冲。扩展部分所需的频率可以从 5 级二分频得到 1024HZ 六级二分频得到 512HZ 但是这样用的集成块较多，时间延迟较长。用 555 产生多谐振荡方波也可，就是精确度和稳定度不高。后来我就用的 1MHZ 的晶振产生 1MHZ 的频率经过 74LS90 组成的二-五-十的分频器，可很好的扩展部分所需的频率。只是要用六块 74LS90，后来我查了手册，发现 4518 有两片十进制分频器，功能与 74LS90 又基本上相同，这样就可少用集成块，减少时间延时。在现用电路调试中，晶振的输出频率为 1MHz，用三片 CD451

42、8 组成了六级十分频电路，在调试中我对每级分路进行了测试。在第一级分频后出现的脉冲信号为100KHz，经过第二级得到了 10KHz 的标准脉冲，这样一级级的分频，经过六次分频后得到了标准的 1Hz 脉冲信号。计数电路部分（1）小时计数部分这部分电路较复杂，在第一次焊接完成后的调试显示中，发现小时的十位没有变化，经过分析、检查发现 74LS74 的 3 脚没有接上。（2）秒计数电路部分这部分的调试中顺利得到了结果即：秒计数器的个位能准确以十进制形式计数；秒计数器的十位也能准确以六进制的形式计数。当秒计数器的个位计数到 9 后自动向秒计数器的十位计数。（3）分计数电路部分这部分的调试电路与秒计数器

43、的电路一样，在调试中不同的是秒计数电路的个位计数器 74LS90 的 14 脚接入振荡电路部分的输出端，而分计数电路的个位计数器74LS90 的 14 脚本该接校时电路，但是由于校时电路作为最后调试的电路， 所以在第 24 页调试中 74LS90 的 14 脚与单次脉冲连接。调试的结果是：这部分的结果与秒计数电路部分的结果一样。校时电路部分在整个电路的设计中，需要用到两个校时电路，两个校时电路的功能相同，它们不同的是在电路的设计时，校分电路比校时电路少一个反相器，这是因为74LS191 为高电平有效而 74LS90 为低电平有效。调试的结果是：当开关断开时，分计数电路，小时计数电路正常计数，当

44、开关闭合时，校时电路进行校时。只是有时松开按键时，较时数会有点误变化，经过仔细分析，确定是由于在松按键时产生了抖动，如果接上 R-S 触发器就能够消抖。4.2 扩 展 电 路 部 分 扩展部分的调试是在主体部分正确的情况下，才能完成的。有些也可模拟调试。1 定时控制：扩展部分的调试是在主体部分正确的情况下，才能完成的。单独在实验箱上可以调试其电路的输入就用模拟开关输入高低电平。只要在输入的变化下能够控制风鸣器工作就行。因为这部分的电路比较简单、原理也不难。所以这部分调试很快，一切很顺利。有了以上主要在 DA 软件虚拟平台上实现， ，主体电路的功能接上电源后就能实现：能显示时、分、秒的时间；小时

45、的计数为“12 翻 1”，分和秒的计时为 60 进位；扩展部分：定时控制；能够校时、分。5.总 结通过本次毕业设计,我明白了一个道理:无论做什么事情,都必需养成严谨,认真,善思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电路较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法.通过这次设计,我还掌握了制 PCB 的一系列步骤,在几个月时间里,我把本设计的整个电路图画好了,并且画好了 PCB 板图.通过这次毕业设计，我又掌握了些元器件的用途以及它们的参数、性能。这次设计提高了我理论和实践相结合的能力，增加了把理论用于实践的兴趣，同时也提高了我分析问题和解决问题的能力。没有

46、最好，只有更好。我相信通过这一次的毕第 25 页业设计之后，我以后会更加努力，用严谨的科学态度去面对一切。克服困难，战胜自我，超越自我。致 谢毕业设计完成了，在这个过程中我学到了很多东西。首先我要感谢我的指导老师梁丹，她在我完成论文的过程中，给予了我很大的帮助。在论文开始的初期，我对于论文的结构以及文献选取等方面都有很多问题，整体构思不是很明确，段落层次也不是很清晰，老师详细给我分析论文的写作过程，从论文的题目，论文的内容，论文的脉络，都给我详细的指导。在我论文的进展过程中，老师也及时给我解决疑惑，并且监督我论文的进展过程，非常感谢！但是惭愧的是，论文也时有偏差出现，经过了曲折的过程，老师也耐

47、心的给我激励，非常感谢!我想，毕业论文的过程不仅仅是一个完成一篇论文的过程，而是一个端正态度的过程，是总结大学三年的一个过程，是在踏入社会前的历练过程。这个过程将使我受益匪浅！第 26 页参考文献1康华光.电子技术基础.数字部分 北京:高等教育出版社,20002顾永杰.电工电子技术实训教程.上海:上海交通大学出版社,1999 3陈小虎.电工实习（I）.北京:中国电力出版社，19964焦辎厚.电子工艺实习教程.哈尔滨:哈尔滨工业大学出版社,19935陈 坚.电力电子学M.北京:高等教育出版社,20026宋春荣.通用集成电路速查手册.山东科学技术出版社,19957高吉祥.电子技术基础实验与课程设计

48、.电子工业出版社,20028吕思忠.数子电路实验与课程设计.哈尔滨工业大学出版社,20019谢自美.电子线路设计、实验、测试.华中理工大学出版社,200010王琉银.脉冲与数字电路.高等教育出版，198511美M.Morris Mano.Digital Design.北京:高等教育出版社,200212美 JohnM Yarbrough .DIGITAL LOGIC APPLICATIONS AND DESIGN.北京:机械工业出版社，2002第 27 页第 28 页附录触 发 器1.按照电路的结构和工作特点的不同，触发器可分为基本触发器、同步触发器、主从触发器和边沿触发器。本设计主要偏重于边沿

49、触发器，它们各有特点。1）基本触发器：在这种电路中输入信号是直接加到输入端的，它是触发器的基本触发形式，是构成其它类型触发器的基础。2)同步触发器：在这种电路中输入信号是通过控制门输入的而管理控制门的信号是时钟脉冲 ck 信号，只有在脉冲信号到来时，触发器才能接受输入信号，否则对电路不起作用。3）主从触发器：为了克服同步触发器的缺点，经改进得到主从触发器，在这种触发器中，先把输入信号送入主触发器中，然后送入从触发器并输出，整个过程在时钟脉冲下分布进行，具有主从控制的特点。4）边沿触发器：为了进一步解决主从触发器的缺点，出现了边沿触发器，这种触发器只有在时钟脉冲信号的上升沿或下降沿，输入信号才能被接受，大大减少了被干扰的机会。2.按在时钟脉冲下逻辑功能的不同，时钟触发器可分为 RS 触发器、JK 触发器、D 触发器、T 触发器、T触发器等。3.按照电路使用的开关元