第一章 数字电路基础(二极管、三极管).ppt

1、第一章 数字电路基础,1.4 逻辑函数的卡诺图化简 卡诺图由美国工程师卡诺（Karnaugh）发明。 一卡诺图 1相邻最小项 如果两个最小项中只有一个变量互为反变量，其它变量均相同，则称这两个最小项为逻辑相邻，简称相邻项。 如果两个相邻最小项出现在同一个逻辑函数中，可以合并为一项，同时消去互为反变量的那个量。如：,可见，利用相邻项的合并可以进行逻辑函数化简。有没有办法能够更直观地看出各最小项之间的相邻性呢？有。这就是卡诺图。 2卡诺图 卡诺图是用小方格来表示最小项，一个小方格代表一个最小项，然后将这些最小项按照相邻性排列起来。即用小方格的几何位置上的相邻性来表示最小项逻辑上的相邻性。 卡诺图实

2、际上是真值表的一种变形，真值表中的最小项是按照二进制加法规律排列的，而卡诺图中的最小项则是按照相邻性排列的。 3卡诺图的结构,（1）二变量卡诺图,（2）三变量卡诺图,（3）四变量卡诺图,二用卡诺图表示逻辑函数 1从真值表到卡诺图 【例1.21】 三变量多数表决电路逻辑真值表如表1.3所示，用卡诺图表示该逻辑函数。 解： 该函数为三变量，先画出三变量卡诺图，然后根据表1.3 将8个最小项对应的L取值0或者1填入卡诺图中对应的8个小方格中即可，如图,2从逻辑表达式到卡诺图 （1）如果逻辑表达式为最小项表达式，则只要将函数式中出现的最小项在卡诺图对应的小方格中填入1，没出现的最小项则在卡诺图对应的小

3、方格中填入0。 【例1.22】用卡诺图表示逻辑函数解：,（2）如果逻辑表达式不是最小项表达式，但是“与-或表达式”，可将其先化成最小项表达式，再填入卡诺图。也可直接填入卡诺图。 【例1.23】用卡诺图表示逻辑函数解：,3）如果逻辑表达式不是“与或表达式”，可先将其化成“与或表达式”再填入卡诺图。 三逻辑函数的卡诺图化简法 1卡诺图化简逻辑函数的原理卡诺图化简逻辑函数的原理是逻辑相邻与几何相邻统一，当：（1）2个相邻的最小项结合（用一个包围圈表示），可以消去1个取值不同的变量而合并为l项，如下图所示。,（2）4个相邻的最小项结合（用一个包围圈表示），可以消去2个取值不同的变量而合并为l项，如右图

4、所示。,（3）8个相邻的最小项结合（用一个包围圈表示），可以消去3个取值不同的变量而合并为l项，如图所示。,总之，2n个相邻的最小项结合，可以消去n个取值不同的变量而合并为1项。,2用卡诺图合并最小项的原则 （1）圈要尽可能大。但每个圈内只能含有2n个相邻项。要特别注意对边相邻性和四角相邻性。 （2）圈的个数尽量少，化简后的逻辑函数的与项就少。 （3）卡诺图中所有取值为1的方格均要被圈过，即不能漏下取值为1的最小项。 （4）取值为1的方格可以重复被圈，但每个卡诺圈中至少要含有1个末被其它卡诺圈圈过的方格，否则该包围圈是多余的。,3用卡诺图化简逻辑函数举例 【例1.24】 用卡诺图化简逻辑函数：

5、 L（A,B,C,D）=m（0,2,3,4,6,7,10,11,13,14,15）,【例1.25】 用卡诺图化简逻辑函数：,【例1.26】已知逻辑函数 （见例1.16），试用卡诺图化简该逻辑函数。,4卡诺图化简逻辑函数的另一种方法圈0法 【例1.27】 已知逻辑函数的卡诺图如图1.20所示，分别用“圈0法”和“圈1法”写出其最简与或式。,圈0法得 ：,圈1法得 ：,1.5具有无关项的逻辑函数的化简卡诺图一约束项、任意项和是无关项 1约束项在具体逻辑电路中，某些逻辑变量的取值不是任意的；对输入变量取值所加的限制称为约束，同时，把这一组变量称为具有约束的一组变量。 设A、B、C分别表示一台电动机的

6、正转、反转和停止，则ABC取值只能是001、010、100而不能是其它5种组合。即具有约束：,或,我们把这些恒等于0的最小项称为约束项。,2任意项 任意项指输入变量在某些取值下函数取值0、1均可，并不影响电路功能。 【例1.28】在十字路口有红绿黄三色交通信号灯，规定红灯亮停，绿灯亮行，黄灯亮等一等，试分析车行与三色信号灯之间逻辑关系。,解：,显而易见，在这个函数中，有5个最小项是不会出现的，如 （三个灯都不亮）、 （红灯绿灯同时亮）等。因为一个正常的交通灯系统不可能出现这些情况，如果出现了，车可以行也可以停，即逻辑值任意，对应的5个最小项称为任意项。 3无关项 存在约束的情况下，由于约束项的

7、值恒为0，所以既可以把约束项加到逻辑函数中，也可以在逻辑函数中删除某些约束项；同样任意项也可以写入或不写入；因而我们把任意项和约束项统称无关项。无关项在卡诺图中用符号来表示其逻辑值。,带有无关项的逻辑函数的最小项表达式为：L=m（ ）+d（ ） 如上例函数可写成L=m（2）+d（0,3,5,6,7） 二具有无关项的逻辑函数的化简 化简具有无关项的逻辑函数时，要充分利用无关项可以当0也可以当1的特点，尽量扩大卡诺圈，使逻辑函数更简。如上例：,【例1.29】某逻辑函数输入是8421BCD码，其逻辑表达式为L（A,B,C,D）=m（1,4,5,6,7,9）+d（10,11,12,13,14,15），

8、用卡诺图法化简该逻辑函数,1.6 半导体二极管、三极管,1.6.1 本征半导体本征半导体指完全纯净的，具有晶体结构的半导体。 1、半导体的晶体结构(1) 硅、锗、硼、磷的原子结构图,硅：Si+14 2，8，4外层电子数为4，称4价元素,锗：Ge+32 2，8，18，4外层电子数为4，称4价元素 硼：B +5 2，3外层电子数为3，称3价元素 磷：P +15 2，8，5外层电子数为5，称5价元素,(2)共价键结构最外层由8个电子组成较稳定的共价键结构。,2、本征半导体中的两种载流子 由于热、光等的激发，本征半导体中的电子将挣脱共价键的束缚而成为“自由电子”，同时，在原来的位置留下一个空位称“空穴

9、”。,3、本征激发的特点 (1) 自由电子和空穴数量相等，形成电子空穴对，自由电子和空穴浓度均约为：1.51010/cm3。(2) 无电场作用时，电子、空穴运动不具有方向性，不形成电流。(3) 在电场作用下，空穴顺电场方向运动，形成空穴流；自由电子逆电场方向运动，形成电子流。半导体具有两种载流子参与导电。(4) 自由电子和空穴数量与温度有关。,1.6.2 N型半导体和P型半导体 在本征半导体中，由于空穴电子对较少，导电能力较低，掺入3价或5价元素，将有助于提高半导体的导电能力。,1、N 型半导体在硅或锗中掺入微量的5价元素将形成N型半导体。(1) N 型半导体的共价键结构。多子电子带负电(Ne

10、gative)，故称N型半导体。,(2) N 型半导体的载流子浓度自由电子：1.510101056 /cm3；空穴：2.3105 /cm3。,2、P 型半导体在硅或锗中掺入微量的3价元素将形成 P型半导体。(1) P 型半导体的共价键结构。多子电子带正电(Positive)，故称P型半导体。,(2) P型半导体的载流子浓度空穴：1.510101056 /cm3；自由电子：2.3105 /cm3； 3、半导体材料的载流子浓度特殊性(1) 多数载流子浓度取决于“掺杂”浓度；(2) 少数载流子浓度（或纯净半导体载流子浓度）主要受热、光的影响。 1.6.3 PN结特性 1、PN 结的形成扩散运动：由浓

11、度差而引起的运动。漂移运动：由于内电场作用使P区的电子和N区的空穴向对方运动。,扩散和漂移平衡形成空间电荷区（耗尽层）。耗尽层对多子扩散起阻挡作用，对少子漂移起推动作用。,2、PN结的单向导电性 (1) PN结加正向电压导通 外电场与内电场方向相反，外电场使空间电荷区变窄，有利于扩散进行：,P区空穴N区N区电子P区 多子导电，正向电流从PN，PN结呈低阻状态，导通。,(2) PN结加反向电压截止外电场与内电场方向相同，外电场使空间电荷区变宽，不利于扩散进行，而促使漂移进行：N区空穴P区P区电子N区少子导电，形成反向饱和电流，从NP，PN结呈高阻状态，称反偏截止。 3、PN结的温度特性和电容效应

12、温度的升高会导致反向电流的迅速变大；在高频电路中则必须考虑二极管中的电容效应。,1.6.3 半导体二极管 一、二极管的结构和伏安特性 1、二极管的结构和符号 二极管实际上就是PN结，只是加上外壳和引脚而已。 通常二极管分为点接触型和面接触型两种。它们的不同是：,二极管符号：,2、二极管伏安特性(1) 正向导通压降：锗管约0.3V；硅管约0.7伏。,(2) 正向导通死区电压：锗管约0.2V；硅管约0.5伏。(3) 反向饱和电流 IS：反向击穿前的电流；饱和电流随温度上升而迅速增大。(4) 反向击穿电压UBR。,3、二极管等效电路（模型）（1）理想二极管模型,（2）考虑正向压降的二极管模型,二、二

13、极管主要参数 1、最大整流电流IF 是指二极管允许通过的最大正向平均电流。其值与PN结面积及外部散热条件有关。若二极管平均电流长期超过此值，将因PN结过热而烧坏。2、最大反向工作电压UR 是指二极管允许的最大工作电压，我们一般取击穿电压UBR的一半作UR 。3、反向电流IR 二极管未击穿时的电流，它越小，二极管的单向导电性越好。IR 对温度非常敏感。,4、最高工作频率fM 是指二极管允许的最高工作频率，当工作频率超过此值时，将不能很好地体现二极管的单向导电性。它的值取决于PN结结电容的大小，电容越大，频率越低。5、常用二极管 型号及参数P9899，表4-1；表4-2。 国产二极管的型号命名及含

14、义,1.6.4 双极型晶体管 本节我们讨论的双极型晶体管由两种类型（P型，N型）的半导体材料构成，故名。通常称三极管或晶体管。 一、晶体管结构 1、分类,2、结构示意图及符号,3、基区、发射区、集电区特点,（1）发射区掺杂浓度远大于基区，有利于多子向基区发射。（2）基区很薄，掺杂少，有利于载流子通过基区，且被复合的也少。（3）集电区的几何尺寸比发射区大，浓度低，有利于收集载流子。所以，发射区和集电区不能互换。,二、 晶体管的工作状态 1、晶体管工作在放大状态 晶体管（三极管）工作在放大状态的条件是：发射结正偏，集电结反偏。即对NPN型三极管有：VCVBVE如图：,(1) 发射区向基区发射电子

15、发射结正偏：发射区多子电子发射到基区，形成电子流IEN。 基区多子 空穴进入发射区，形成空穴流IEP。 发射极电流为IEIENIEP，但IENIEP，IEIEN。,(2) 电子在基区的复合和扩散a) 发射区进入的电子与基区多子空穴复合，形成基极电流IBN。b) 因基区浓度低，大部分电子向集电极靠近。,a) 集电结反偏，靠近集电结的电子被吸引(漂移)到集电区，形成ICN。 b) 集电区少子空穴与基区少子电子漂移形成集电极反向饱和电流ICBO。集电极电流为ICICNICBO。,(3) 集电极收集电子,IC=ICN+ICBO IB=IBN+IEP-ICBO IE=IEN+IEP=ICN+IBN+IE

16、P= ICN +ICBO +IBN+IEP-ICBO=IB+IC IE=IB+IC,(4) 电流分配关系,2、晶体管的电流放大系数(1) 直流电流放大系数,可见，较小的基极电流，可以被放大得到较大的集电极电流。即三极管具有电流放大作用。(2) 交流电流放大系数 定义交流电流放大系数：,可以证明：,因而，以后我们不再区分交流电流放大系数和直流电流放大系数，而统称电流放大系数（倍数）。,3、晶体管工作在截止状态晶体管（三极管）工作在截止状态的条件是：发射结零偏或反偏，集电结反偏。发射结反偏时，发射极不再发射电子，三极管内部只有少子形成的电流ICBO，可以认为 IB0 ，IC 0称截止。 4、晶体管

17、工作在饱和状态三极管工作在饱和状态的条件是：发射结正偏，集电结零偏或正偏。发射极正偏可以形成发射极电流IE，而集电极零偏或正偏失去了收集电子的能力，无论IB增大多少，IC都不再增加，称饱和状态。我们把集电极零偏时的状态称临界饱和状态，此时UBC0，在饱和状态下，UCES0.3V。,三、 晶体管的输入输出特性 1、输入特性,(1),此时，相当于二极管特性：,(2),集电极反向偏置，曲线右移。,在正常工作时：硅管：UBE0.60.7V锗管：UBE0.20.3V2、输出特性,根据：,可以画出：,截止区 IB0，,此时集电极反偏，相当于二极管的反向特性。,(2)放大区UCEUBE，发射结正偏，集电结反

18、偏,(3) 饱和区UCEUBE，集电结处于正向偏置，可以认为C、E间已直通，IC大小由外部电路决定，不再受IB控制。,判断三极管饱和：UCEUBE，或,三极管饱和时，UCES0.3V。,四、 晶体管主要参数参阅教材P106 【例】测得某工作在放大状态的三极管各极电位如下，试判断PNP或NPN；硅管或锗管；并确定基极、发射极和集电极。(1) U1=3.5V; U2=2.8V; U3=12V。(2) U1=6V; U2=11.8V; U3=12V。,【例】如右三极管示意图中，试判断其导电类型，并求出IB、IC、IE及电流放大倍数。,1.7 逻辑门电路及其外特性 1.7.1 TTL与非门 一TTL与

19、非门的基本结构 1TTL与非门的基本结构 TTL与非门的基本结构如图1.23所示，输入级采用多发射极三极管，输出级采用推拉式输出,图1.23 TTL与非门电路,2TTL与非门输入端的等效 TTL与非门输入端的多发射极三极管可以等效为二极管电路如图1.24。,（a）多发射极三极管 （b）二极管等效电路 图1.24 TTL与非门输入级的等效,二TTL与非门的逻辑关系 1. 输入全为高电平3.6V,图1.25 输入全为高电平时的工作情况,输入全为高电平3.6V T1的发射结因反偏而截止，Vcc经D1使T2 、T3导通，VB1（图1.24 P点）电位为0.73=2.1（V ）。此时T1的发射结反偏，而

20、集电结正偏，称为倒置放大工作状态。 由于T3饱和导通，输出电压为：VO=VCES30.3V 这时VE2=VB3=0.7V，而VCE2=0.3V，故有VC2=VE2+ VCE2=1V。1V的电压作用于T4的基极，使T4和二极管D都截止。 可见当输入全为高电平时，输出为低电平。,二TTL与非门的逻辑关系 2输入有低电平0.3V,图1.26 输入有低电平时的工作情况,2输入有低电平0.3V 输入端为0.3V的发射结导通，T1的基极电位被钳位到VB1=1V。T2的基极电位被限制在0.3V，使T2、T3都截止。由于T2截止，流过RC2的电流仅为T4的基极电流，这个电流较小，在RC2上产生的压降也较小，可

21、以忽略，所以VB4VCC=5V ，使T4和D导通，则有：VOVCC-VBE4-VD=5-0.7-0.7=3.6（V） 可见当输入有低电平时，输出为高电平。 综合上述两种情况，该电路满足与非的逻辑功能，是一个与非门。,3与非门的传输特性 设与非门的其它输入端为高电平，其传输特性为：,（1）AB段（截止区）； （2）BC段（线性区）； （3）CD段（过渡区）； （4）DE段（饱和区）。,图1.27 与非门的传输特性,三三态输出的与非门 1TTL三态与非门结构,2TTL三态与非门工作原理 当控制端（使能端）E=1时，D1截止，该电路的输出决定于输入变量A、B，实现与非逻辑关系，输出高或低电平。 当控

22、制端（使能端）E=0（0.3V）时，T1的基极电位约为1V，T2、T3截止，同时T2的集电极电位也被限制在约1V，T4截止。即无论输入变量A、B的取值如何，输出均为高阻抗状态（断路）。 在图1.28中，使能端E=1时实现与非门功能，即使能端高电平有效，若在D1前增加一非门，则可使使能端低电平有效,3三态与非门应用 图1.29（a）为三态与非门实现总线结构，（b）则实现A、B间双向数据传送。实现总线传递数据时必须保证每一时刻只有一个使能端有效。,图1.29 (a) 总线结构 (b) 双向数据传送,1.7.2 TTL集成门电路的主要外特性参数 从TTL集成门电路的主要外特性参数有标称逻辑电平、开门

23、电平、关门电平、扇入系数、扇出系数及平均传输延时等。 一主要外特性参数 1标称逻辑电平 标称逻辑电平指表示逻辑值1或0的理想高低电平值，通常规定为5V和0V。 2输出高电平电压VOH 输出高电平电压VOH指产品规定输出高电压的最小值VOH（min）（在TTL74系列中规定为为2.4V），即大于2.4V的输出电压就可称为输出高电压VOH。,3输出低电平电压VOL 输出低电平电压VOL指产品规定输出低电压的最大值VOL（max）=0.4V，即小于0.4V的输出电压就可称为输出低电压VOL。 由上述规定可以看出，TTL门电路的输出高低电压都不是一个值，而是一个范围。 4关门电平电压VOFF 关门电平

24、电压VOFF（VIL max）是指输出电压下降到VOH（min）时对应的输入电压。显然只要ViVIL（max），输出Vo就是高电压，所以VOFF（VIL（max）就是输入低电平电压的最大值，产品规定VIL（max）=0.8V。,5开门电平电压VON（VIH min） 开门电平电压VON是指输出电压上升到VOL（max）时对应的输入电压。显然只要ViVON，Vo就是低电压，所以VON（VIH（min）就是输入高电平电压的最小值，产品规定VIH（min）=2V。 6输入高电平电流IIH与输入低电平电流IIL 输入高电平电流IIH是指当门电路的输入端接高电平时，流入输入端的电流。 输入低电平电流II

25、L是指当门电路的某一输入端接低电平，其余接高电平时，从门电路该输入端流出的电流。,可以算出 产品规定IIL1.6mA。IIH的数值比较小，产品规定IIH40uA。 7输出高电平电流IOH与输出低电平电流I0L 把输出高电平时允许拉出输出端的电流定义为输出高电平电流IOH；把输出低电平时允许灌入输出端的电流定义为输出低电平电流IOL。输出高电平电流IOH与输入低电平电流I0L反映了电路带负载能力。 8扇入系数与扇出系数 门电路允许的输入端数目称扇入系数；一个门能驱动下一级门的输入端个数称扇出系数。,9TTL与非门传输延迟时间tpd 导通延迟时间tPHL从输入波形上升沿的中点到输出波形下降沿的中点

26、所经历的时间。截止延迟时间tPLH从输入波形下降沿的中点到输出波形上升沿的中点所经历的时间。 与非门的传输延迟时间tpd是tPHL和tPLH的平均值。即,一般TTL与非门传输延迟时间tpd的值为几纳秒十几个纳秒。,二TTL电路的抗干扰能力TTL门电路的输出高低电平不是一个值，而是一个范围。同样，它的输入高低电平也有一个范围，即它的输入信号允许一定的容差，称为噪声容限。,低电平噪声容限 VNLVOFF-VOL（max）0.8V-0.4V0.4V,高电平噪声容限 VNHVOH（min）-VON2.4V-2.0V0.4V,图1.32 噪声容 限图解,三TTL与非门的带负载能力一个门电路最多允许带几个

27、同类的负载门 的能力带负载能力。 （1）门电路带负载的情况,图1.33 门电路带负载的情况,（2）灌电流负载,图1.34 带灌电流负载,（3）拉电流负载,图1.35 带拉电流负载,一般NOLNOH，常取两者中的较小值作为门电路的扇出系数，用NO表示,VIL（max）=0.8V；VOH（min）=2.4V；VOL（max）=0.4V； IIH（max）=40A；IIL（max）=1.6mA；IOH（max）=0.4mA； IOL（max）=16.0mA；tpd=10ns。,图1.36 7400 引脚图,四集成与非门TTL7400TTL 7400与非门是一种典型的集成TTL与非门器件，内部含有4个

28、2输入端与非门，共有14个引脚，引脚排列如图1.36所示，与74LS00完全相同。7400的主要参数为：VCC=5V；VIH（min）=2.0V；,1.7.3 CMOS门电路简介 MOS门电路由绝缘栅场效应管组成，它具有制造工艺简单，集成度高，功耗低，抗干扰能力强等优点，其缺点是工作速度较低。 一CMOS非门电路,驱动管T1采用NMOS，负载管T2采用PMOS。 当A为1（约UDD）时，驱动管T1导通，负载管T2截止；Y为0 。 当A为0（约为0V）时，驱动管T1截止，负载管T2导通。Y为1。 实现非操作。,二CMOS与非门电路,当输入A，B全为1时，驱动管T1、T2导通；负载管T3、T4截止

29、。输出Y为0（约0V）。当输入A，B有一个或全为0时，则串联的驱动管截止；并联的负载管至少有一个导通。这时电源电压主要降落在驱动管上，输出Y为1。于是得出：,三CMOS或非门电路,当输入A，B全为1或有一个为1时，驱动管T1和T2至少有一个导通；串联的负载管T3及T4截止。，输出Y为0（约0V）。当输入A，B全为0时，并联的驱动管截止；串联的负载管导通，输出Y为1。 于是：,四CMOS传输门电路,设开启电压绝对值均为3V。 令C=10V， =0V，在 时T1导通，而 时T2导通。即，在 传输门开通。 而当C=0V， =10V时，传输门关闭。,可知，CMOS传输门既可传输数字信号，又可传输模拟信号，称模拟电子开关；在电子电路中得到了广泛应用。,