1、12008-2009 计算机组成原理试题及答案一、选择题（共 20 分，每题 1 分）1某机字长 8 位，采用补码形式（其中 1 位为符号位） ，则机器数所能表示的范围是_。A-127 127； B-128 +128；C-128 +127； D-128 +128。2在_的计算机系统中，外设可以和主存储器单元统一编址，因此可以不使用 I/O 指令。A单总线；B双总线；C三总线；D以上三种总线。3某计算机字长是 32 位，它的存储容量是 64KB按字编址，它的寻址范围是_。A16KB； B16K；C32K； D32KB。4中断向量可提供_。A被选中设备的地址； B传送数据的起始地址；C中断服务程序
2、入口地址； D主程序的断点地址。5Cache 的地址映象中 比较多的采用“按内容寻址”的相联存储器来实现。A直接映象； B全相联映象；C组相联映象； D以上都有。6总线的异步通信方式_。A不采用时钟信号，只采用握手信号；B既采用时钟信号，又采用握手信号；C既不采用时钟信号，又不采用握手信号；D采用时钟信号，不采用握手信号。7在磁盘存储器中，查找时间是_。A使磁头移动到要找的柱面上所需的时间；B在磁道上找到要找的扇区所需的时间；C在扇区中找到要找的数据所需的时间。D以上都不对。8在控制器的控制信号中，相容的信号是_的信号。A可以相互替代；B可以相继出现；C可以同时出现；D不可以同时出现。9计算机
3、操作的最小单位时间是_。A时钟周期；B指令周期；CCPU 周期；2D执行周期。10CPU 不包括_。A地址寄存器；B指令寄存器 IR；C地址译码器；D通用寄存器。11 寻址便于处理数组问题。A间接寻址；B变址寻址；C相对寻址；D立即寻址。12设寄存器内容为 10000000，若它等于 0，则为_。A原码；B补码；C反码；D移码。13若一个 8 比特组成的字符至少需 10 个比特来传送，这是_传送方式。A同步； B异步；C并联； D混合。14设机器字长为 32 位，存储容量为 16MB，若按双字编址，其寻址范围是 。A8MB；B2M；C4M；D16M。15 寻址对于实现程序浮动提供了较好的支持。
4、 A间接寻址；B变址寻址；C相对寻址；D直接寻址。16超标量技术是_。A缩短原来流水线的处理器周期；B在每个时钟周期内同时并发多条指令；C把多条能并行操作的指令组合成一条具有多个操作码字段的指令；D以上都不对。17在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于_。A同步控制；B异步控制；C联合控制；D局部控制。18I/O 与主机交换信息的方式中，中断方式的特点是_。ACPU 与设备串行工作，传送与主程序串行工作；3BCPU 与设备并行工作，传送与主程序串行工作；CCPU 与设备并行工作，传送与主程序并行工作；DCPU 与设备串行工作，传送与主程序并行工作。19当定点运算发生溢
5、出时，应_ 。A向左规格化；B向右规格化；C发出出错信息；D舍入处理。20在一地址格式的指令中，下列 是正确的。A仅有一个操作数，其地址由指令的地址码提供；B可能有一个操作数，也可能有两个操作数；C一定有两个操作数，另一个是隐含的；D指令的地址码字段存放的一定是操作码。二、填空题（共 20 分，每空 1 分）1设浮点数阶码为 8 位（含 1 位阶符） ，尾数为 24 位（含 1 位数符） ，则32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。2在总线复用的 CPU 中， A 和 B 共用一组总线，必须采用 C 控制的方
6、法，先给 D 信号，并用 E 信号将其保存。3微指令格式可分为 A 型和 B 型两类，其中 C 型微指令用较长的微程序结构换取较短的微指令结构。4如果 Cache 的容量为 128 块，在直接映象下，主存中第 i 块映象到缓存第 A 块。5I/O 和 CPU 之间不论是采用串行传送还是并行传送，它们之间的联络方式（定时方式）可分为 A 、 B 、 C 三种。6设 n = 4 位（不包括符号位在内） ，原码两位乘需做 A 次移位，最多做B 次加法；补码 Booth 算法需做 C 次移位，最多做 D 次加法。三、名词解释（共 10 分，每题 2 分）1异步控制方式 2向量地址 3直接寻址 4字段直
7、接编码 45多重中断 四、计算题（5 分）设浮点数字长为 32 位，欲表示6 万的十进制数，在保证数的最大精度条件下，除阶符、数符各取 1 位外，阶码和尾数各取几位？按这样分配，该浮点数溢出的条件是什么？五、简答题（15 分）1某机主存容量为 4M16 位，且存储字长等于指令字长，若该机的指令系统具备 85 种操作。操作码位数固定，且具有直接、间接、立即、相对、基址、变址六种寻址方式。 （5 分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示） ；（3）一次间址的寻址范围（十进制表示） ；（4）相对寻址的位移量（十进制表示） 。2程序查询方式和程序中断方
8、式都要由程序实现外围设备的输入/输出，它们有何不同？（5 分）3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为 L4,L3,L2,L1,L0，写出各中断源的屏蔽字。（5 分）中断源 屏蔽字0 1 2 3 4L0L1L2L3L4六、问答题（20 分）（1）画出主机框图（要求画到寄存器级） ；（2）若存储器容量为 64K32 位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 ADD X （X 为主存地址）指令发出的全部微操作命令及节拍安排。（4）若采用微程序控制，还需增加哪些微操作？七、设计题（10 分）设 CPU 共有 16 根地址线，8
9、 根数据线，并用 作访存控制信号（低电MREQ平有效）用 作读写控制信号（高电平为读，低电平为写） 。现有下列存储芯WR片：1K4 位 RAM，4K8 位 RAM，2K8 位 ROM，以及 74138 译码器和各种门电路，如图所示。画出 CPU 与存储器连接图，要求：（1）主存地址空间分配：A000HA7FFH 为系统程序区；A800HAFFFH 为用户程序区。5（2）合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进制地址范围。（3）详细画出存储芯片的片选逻辑。G1 2BCBA7Y602AGB70YG1， ， 为控制端C , B , A 为变量控制端 为输出端7 4 1 3 8 译
10、码器&1参考答案一、选择题（共 20 分，每题 1 分）1C 2C 3B 4C 5B 6A 7A8C 9A 10C 11B 12D 13B 14B15C 16B 17A 18B 19C 20B二、填空题（共 20 分，每空 1 分）1A2 127(1-223 ) B2 129 C2 128 (-21 -223 ) D-2 72A地址线 B数据线 C分时 D地址E地址锁存3A垂直 B水平 C垂直4Ai mod1285A立即响应 B异步定时 C同步定时6A2 B3 C4 D5三、名词解释（共 10 每题 2 分）1异步控制方式答：异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即
11、控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。2向量地址答：向量地址是存放服务程序入口地址的存储单元地址，它由硬件形成3双重分组跳跃进位答：n 位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高6进位同时产生，大组与大组间的进位串行传送。4字段直接编码答：字段直接编码就是将微指令的操作控制字段分成若干段，将一组互斥的微命令放在一个字段内，通过对这个字段译码，便可对应每一个微命令，这种方式因靠字段直接译码发出微命令，故又有显式编码之称。5多重中断答：多重中断即指 CPU 在处理中断的过程中，又出现了新的中断请求，此时若 C
12、PU 暂停现行的中断处理，转去处理新的中断请求，即多重中断。四、计算题（共 5 分）答：【解】 因为 216 = 65536则6 万的十进制数需 16 位二进制数表示。对于尾数为 16 位的浮点数，因 16 需用 5 位二进制数表示，即(16)十 = (10000)二 ，故除阶符外，阶码至少取 5 位。为了保证数的最大精度，最终阶码取 5 位，尾数取 32 -1 - 1 - 5 = 25 位。按这样分配，当阶码大于 +31 时，浮点数溢出，需中断处理。五、简答题（共 15 分）1 （5 分）答：（1） 一地址指令格式为（1 分）OP M AOP 操作码字段，共 7 位，可反映 85 种操作；M
13、寻址方式特征字段，共 3 位，可反映 6 种寻址方式；A 形式地址字段，共 16 7 3 = 6 位 （1 分）（2） 直接寻址的最大范围为 26 =64 （1 分）（3） 由于存储字长为 32 位，故一次间址的寻址范围为 216 = 65536（1 分）（4） 相对寻址的位移量为 32 + 31 （1 分）2 （5 分）答：程序查询方式是用户在程序中安排一段输入输出程序，它由 I/O 指令、测试指令和转移指令等组成。CPU 一旦启动 I/O 后，就进入这段程序，时刻查询 I/O 准备的情况，若未准备就绪就踏步等待；若准备就绪就实现传送。在输入输出的全部过程中，CPU 停止自身的操作。程序中断
14、方式虽也要用程序实现外部设备的输入、输出，但它只是以中断服务程序的形式插入到用户现行程序中。即 CPU 启动 I/O 后，继续自身的工作，不必查询 I/O 的状态。而 I/O 被启动后，便进入自身的准备阶段，当其准备就绪时，向 CPU 提出中断请求，此时若满足条件，CPU 暂停现行程序，转入该设备的中断服务程序，在服务程序中实现数据的传送。3 （5 分）答：（每写对一个屏蔽字 1 分）设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源 屏蔽字0 1 2 3 47L0L1L2L3L41 0 0 0 01 1 0 0 01 1 1 0 01 1 1 1 01 1 1 1 1六、问答题
15、（共 20 分）（1） （5 分）I/O主 存 储 器存储体MARMDRRCPU运 算 器MQ PCCU控 制单 元 IRACALUX 控 制 器（2） （5 分）ACC MQ ALU X IR MDR PC MAR32 32 32 32 32 32 16 16（3） （5 分）T0 PC MAR 1RT1 M(MAR)MDR (PC)+1PCT2 MDRIR OP(IR)IDT0 Ad(IR)MAR 1RT1 M(MAR)MDRT2 (AC)+(MDR)AC(4)（5 分）Ad(CMDR)CMAR取指OP(IR)微地址形成部件CMARAd(CMDR)CMAR执行8七、设计题（共 10 分）（
16、1） 根据主存地址空间分配为：（2 分）A15 A11 A7 A3 A02K8 位 ROM 1 片111010 001K4 位 RAM 2 片1K4 位 RAM 2 片11101 000（2）选出所用芯片类型及数量对应 A000HA7FFH 系统程序区，选用一片 2K8 位 ROM 芯片；（1 分）对应 A800HAFFFH 用户程序区，选用 4 片 1K4 位 RAM 芯片。 （1 分）（3）CPU 与存储芯片的连接图如图所示（6 分）G12BCBAR A M4Y5&1 K 4 位R A MR A M1 K 4 位 1 K 4 位&1R O M2 K 8 位R A M1 K 4 位A1 5A
17、1 4A9A0A1 0A1 3D3D0WRD4D7REQA1 2A1 1C P U计算机组成原理试题及答案一、选择题（共 20 分，每题 1 分）1零地址运算指令在指令格式中不给出操作数地址，它的操作数来自_C_。A立即数和栈顶；B暂存器；C栈顶和次栈顶；D累加器。92_C_可区分存储单元中存放的是指令还是数据。A存储器；B运算器；C控制器；D用户。3所谓三总线结构的计算机是指_B_。A地址线、数据线和控制线三组传输线。BI/O 总线、主存总统和 DMA 总线三组传输线；CI/O 总线、主存总线和系统总线三组传输线；D设备总线、主存总线和控制总线三组传输线 。4某计算机字长是 32 位，它的存
18、储容量是 256KB，按字编址，它的寻址范围是_B_。A128K；B64K；C64KB；D128KB。5主机与设备传送数据时，采用_A_，主机与设备是串行工作的。A程序查询方式；B中断方式；CDMA 方式；D通道。6在整数定点机中，下述第_B_种说法是正确的。A原码和反码不能表示 -1，补码可以表示 -1；B三种机器数均可表示 -1；C三种机器数均可表示 -1，且三种机器数的表示范围相同；D三种机器数均不可表示 -1。7变址寻址方式中，操作数的有效地址是_C_。A基址寄存器内容加上形式地址（位移量） ；B程序计数器内容加上形式地址；C变址寄存器内容加上形式地址；D以上都不对。8向量中断是_C_
19、。A外设提出中断；B由硬件形成中断服务程序入口地址；C由硬件形成向量地址，再由向量地址找到中断服务程序入口地址D以上都不对。9一个节拍信号的宽度是指_C_。A指令周期；B机器周期；C时钟周期；D存储周期。10将微程序存储在 EPROM 中的控制器是_A_控制器。10A静态微程序；B毫微程序；C动态微程序；D微程序。11隐指令是指_D_。A操作数隐含在操作码中的指令；B在一个机器周期里完成全部操作的指令；C指令系统中已有的指令；D指令系统中没有的指令。12当用一个 16 位的二进制数表示浮点数时，下列方案中第_B_种最好。A阶码取 4 位（含阶符 1 位） ，尾数取 12 位（含数符 1 位）
20、；B阶码取 5 位（含阶符 1 位） ，尾数取 11 位（含数符 1 位） ；C阶码取 8 位（含阶符 1 位） ，尾数取 8 位（含数符 1 位） ；D阶码取 6 位（含阶符 1 位） ，尾数取 12 位（含数符 1 位） 。13DMA 方式_B_。A既然能用于高速外围设备的信息传送，也就能代替中断方式；B不能取代中断方式；C也能向 CPU 请求中断处理数据传送；D内无中断机制。14在中断周期中，由_D_将允许中断触发器置“0” 。A关中断指令；B机器指令；C开中断指令；D中断隐指令。15在单总线结构的 CPU 中，连接在总线上的多个部件_B_。A某一时刻只有一个可以向总线发送数据，并且只有
21、一个可以从总线接收数据；B某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据；C可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据；D可以有多个同时向总线发送数据，但可以有一个同时从总线接收数据。16三种集中式总线控制中，_A_方式对电路故障最敏感。A链式查询；B计数器定时查询；C独立请求；D以上都不对。17一个 16K8 位的存储器，其地址线和数据线的总和是_D_ 。A48；B46 ；C17 ；11D2218在间址周期中，_C_。A所有指令的间址操作都是相同的；B凡是存储器间接寻址的指令，它们的操作都是相同的；C对于存储器间接寻址或寄存器间接寻址的指令，它们的操作
22、是不同的；D以上都不对。19下述说法中_B_是正确的。AEPROM 是可改写的，因而也是随机存储器的一种；BEPROM 是可改写的，但它不能用作为随机存储器用；CEPROM 只能改写一次，故不能作为随机存储器用；DEPROM 是可改写的，但它能用作为随机存储器用。20打印机的分类方法很多，若按能否打印汉字来区分，可分为_C_。A并行式打印机和串行式打印机；B击打式打印机和非击打式打印机；C点阵式打印机和活字式打印机；D激光打印机和喷墨打印机。二、填空（共 20 分，每空 1 分）1设浮点数阶码为 8 位（含 1 位阶符） ，尾数为 24 位（含 1 位数符） ，则32 位二进制补码浮点规格化数
23、对应的十进制真值范围是：最大正数为 2127(1-223 ) ，最小正数为 2129 ，最大负数为 2128 (-21 -223 ) ，最小负数为 -2127 。2指令寻址的基本方式有两种，一种是 顺序 寻址方式，其指令地址由 程序计数器 给出，另一种是 跳跃 寻址方式，其指令地址由 指令本身 给出。3在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分别是 T1 = 60nsT 2 = 50nsT 3 = 90nsT 4 = 80ns。则加法器流水线的时钟周期至少为 90ns 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所需的时间为 280ns 。4一个浮点数，当其尾数右
24、移时，欲使其值不变，阶码必须 增加 。尾数右移 1 位，阶码 加 1 。5存储器由 m（m1，2，4，8）个模块组成，每个模块有自己的 地址 和数据 寄存器，若存储器采用 模 m 编址，存储器带宽可增加到原来的 m 倍。6按序写出多重中断的中断服务程序包括 保护现场 、 开中断 、 设备服务|。 。 恢复现场 和中断返回几部分。1AA2 127(1-223 ) B2 129 C2 128 (-21 -223 ) D-2 12712三、名词解释(共 10 分，每题 2 分)1微操作命令和微操作 答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。2快速缓冲存储器 答：
25、快速缓冲存储器是为了提高访存速度，在 CPU 和主存之间增设的高速存储器，它对用户是透明的。只要将 CPU 最近期需用的信息从主存调入缓存，这样 CPU 每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。3基址寻址答：基址寻址有效地址等于形式地址加上基址寄存器的内容。 4流水线中的多发技术 答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。5指令字长 答：指令字长是指机器指令中二进制代码的总位数。四、计算题（5 分）设机器数字长为 8 位（含 1 位符号位） ，设 A ，B ，计算A B补 ，并649321还原成真值。
26、计算题 答：A +B补 1.1011110， A+B （-17/64）A-B补 1.1000110， A-B （35/64）五、简答题（共 20 分）1异步通信与同步通信的主要区别是什么，说明通信双方如何联络。 （4分）同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。2为什么外围设
27、备要通过接口与 CPU 相连？接口有哪些功能？（6 分）答：外围设备要通过接口与 CPU 相连的原因主要有：（1）一台机器通常配有多台外设，它们各自有其设备号（地址） ，通过接口可实现对设备的选择。13（2）I/O 设备种类繁多，速度不一，与 CPU 速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。（3）I/O 设备可能串行传送数据，而 CPU 一般并行传送，通过接口可实现数据串并格式转换。（4）I/O 设备的入/出电平可能与 CPU 的入/出电平不同，通过接口可实现电平转换。（5）CPU 启动 I/O 设备工作，要向外设发各种控制信号，通过接口可传送控制命令。（6）I/O 设备需将其
28、工作状况（“忙” 、 “就绪” 、 “错误” 、 “中断请求”等）及时报告 CPU，通过接口可监视设备的工作状态，并保存状态信息，供 CPU查询。可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换） 。六、问答题（共 15 分）1设 CPU 中各部件及其相互连接关系如下图所示。图中 W 是写控制标志，R 是读控制标志，R 1 和 R2 是暂存器。 （8 分）WRM A RR2R1A C CM D RP CI R微操作命令形成部件A L U存储器内部总线 B u sC P U（1）假设要求在取指周期由 ALU 完成 (PC)
29、+ 1PC 的操作（即 ALU 可以对它的一个源操作数完成加 1 的运算） 。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。答：由于 (PC) + 1PC 需由 ALU 完成，因此 PC 的值可作为 ALU 的一个源操作数，靠控制 ALU 做1 运算得到 (PC) + 1，结果送至与 ALU 输出端相连的 R2，然后再送至 PC。此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安14排如下：T0 PCMAR，1RT1 M(MAR)MDR ，(PC) + 1R 2T2 MDRIR，OP(IR) 微操作命令形成部件T3 R2PC（2）写出指令 ADD # （#为立即寻址特征，
30、隐含的操作数在 ACC 中）在执行阶段所需的微操作命令及节拍安排。答：立即寻址的加法指令执行周期的微操作命令及节拍安排如下：T0 Ad(IR)R 1 ；立即数R 1T1 (R1) + (ACC)R 2 ；ACC 通过总线送 ALUT2 R2ACC ；结果 ACC2DMA 接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出 DMA 工作过程的流程图（不包括预处理和后处理）答：DMA 接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和 DMA 控制逻辑等组成。在数据交换过程中，DMA 接口的功能有：（1）向 CPU 提出总线请求信号；（2）当 CPU 发出总
31、线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针）；（4）向存储器发读/写等控制信号，进行数据传送；（ 5）修改字计数器，并根据传送字数，判断 DMA 传送是否结束；（6）发 DMA 结束信号，向 CPU 申请程序中断，报告一组数据传送完毕。DMA 工作过程流程如图所示。发 送 主 存 地 址传 送 一 个 字测 试 传 送是 否 结 束 ？DMA结 束是 否 修 改 地 址 指 针和 字 计 数 器DMA请 求DMA响 应15七、设计题（10 分）设 CPU 共有 16 根地址线，8 根数据线，并用 作访存控制信号（低电MREQ平有效） ，用 作读写控制信号（高
32、电平为读，低电平为写） 。现有下列芯片及WR各种门电路（门电路自定） ，如图所示。画出 CPU 与存储器的连接图，要求：（1）存储芯片地址空间分配为：最大 4K 地址空间为系统程序区，相邻的4K 地址空间为系统程序工作区，最小 16K 地址空间为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。7 4 1 3 8 译码器DnD0R A M : 1 K 4 位2 K 8 位8 K 8 位1 6 K 1 位4 K 4 位R O M : 2 K 8 位8 K 8 位3 2 K 8 位G12BCBA7Y60A k A 0DnD0WECSR A MA m A 0CSR O MP D
33、 / P r o g r 2GB7Y0G1， ， 为控制端C , B , A 为变量控制端 为输出端（1）主存地址空间分配：6000H67FFH 为系统程序区；6800H6BFFH 为用户程序区。答：（1）主存地址空间分配。 （2 分）A15 A11 A7 A0最大 4K 2K8 位 ROM 2 片0001 111相邻 4K 4K4 位 RAM 2 片0最小 16K 8K8 位 RAM 2 片11110 00016（2）合理选用上述存储芯片，说明各选几片？2）根据主存地址空间分配最大 4K 地址空间为系统程序区，选用 2 片 2K8 位 ROM 芯片；（1 分）相邻的 4K 地址空间为系统程序
34、工作区，选用 2 片 4K4 位 RAM 芯片；（1 分）最小 16K 地址空间为用户程序区，选用 2 片 8K8 位 RAM 芯片。 （1 分）（3）详细画出存储芯片的片选逻辑图。R A MG12BCBAR A MR A M8 K 8 位 8 K 8 位 4 K 4 位R A M4 K 4 位0Y1+ 5 VR O M2 K 8 位R O M2 K 8 位&7&1A0A1 3D0WRD7A1 5A1 4MREQA1 2C P UD3D4A1 1A1 0&17D3G12AG2BCBAY5Y4A1415A121D740WRMREQ13A109A0 2K8位ROMD7 D0 1K4位RAMD7 D
35、4 1K4位RAMD3 D0A10 A0 A9 A0 A9 A0&参考答案一、选择题（共 20 分，每题 1 分）1C 2C 3B 4B 5A 6B 7C8C 9C 10A 11D 12B 13B 14D15B 16A 17D 18C 19B 20C二、填空（共 20 分，每空 1 分）1AA2 127(1-223 ) B2 129 C2 128 (-21 -223 ) D-2 1272A 顺序 B程序计数器 C跳跃 D 指令本身3A90ns B280ns4AA增加 B加 15A地址 B数据 C模 m D m6A保护现场 B开中断 C设备服务 D恢复现场三、名词解释(共 10 分，每题 2 分
36、)1微操作命令和微操作答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。2快速缓冲存储器18答：快速缓冲存储器是为了提高访存速度，在 CPU 和主存之间增设的高速存储器，它对用户是透明的。只要将 CPU 最近期需用的信息从主存调入缓存，这样CPU 每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。3基址寻址答：基址寻址有效地址等于形式地址加上基址寄存器的内容。4流水线中的多发技术答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。5指令字长答：指令字长是指机器指令中二进制代码的总位数。四、
37、（共 5 分）计算题 答：A +B补 1.1011110， A+B （-17/64）A-B补 1.1000110， A-B （35/64）五、简答题（共 20 分）1 （4 分）答：同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。2 （6 分，每写出一种给 1 分，最多 6 分）答
38、：外围设备要通过接口与 CPU 相连的原因主要有：（1）一台机器通常配有多台外设，它们各自有其设备号（地址） ，通过接口可实现对设备的选择。（2）I/O 设备种类繁多，速度不一，与 CPU 速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。（3）I/O 设备可能串行传送数据，而 CPU 一般并行传送，通过接口可实现数据串并格式转换。（4）I/O 设备的入/出电平可能与 CPU 的入/出电平不同，通过接口可实现电平转换。（5）CPU 启动 I/O 设备工作，要向外设发各种控制信号，通过接口可传送控制命令。（6）I/O 设备需将其工作状况（“忙” 、 “就绪” 、 “错误” 、 “中断请求”
39、等）及时报告 CPU，通过接口可监视设备的工作状态，并保存状态信息，供 CPU查询。可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换） 。4 （5 分）答：（1） 根据 IR 和 MDR 均为 16 位，且采用单字长指令，得出指令字长 16位。根据 105 种操作，取操作码 7 位。因允许直接寻址和间接寻址，且有变址19寄存器和基址寄存器，因此取 2 位寻址特征，能反映四种寻址方式。最后得指令格式为：7 2 7OP M AD其中 OP 操作码，可完成 105 种操作；M 寻址特征，可反映四种寻址方式；AD 形式地址。这种格
40、式指令可直接寻址 27 = 128，一次间址的寻址范围是 216 = 65536。（2） 双字长指令格式如下：7 2 7OP M AD1AD2其中 OP、M 的含义同上；AD1AD 2 为 23 位形式地址。这种格式指令可直接寻址的范围为 223 = 8M。（3） 容量为 8MB 的存储器， MDR 为 16 位，即对应 4M16 位的存储器。可采用双字长指令，直接访问 4M 存储空间，此时 MAR 取 22 位；也可采用单字长指令，但 RX 和 RB 取 22 位，用变址或基址寻址访问 4M 存储空间。六、 （共 15 分）问答题1 （8 分）答：（1）由于 (PC) + 1PC 需由 AL
41、U 完成，因此 PC 的值可作为 ALU 的一个源操作数，靠控制 ALU 做1 运算得到 (PC) + 1，结果送至与 ALU 输出端相连的 R2，然后再送至 PC。此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：T0 PCMAR，1RT1 M(MAR)MDR ，(PC) + 1R 2T2 MDRIR，OP(IR) 微操作命令形成部件T3 R2PC（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：T0 Ad(IR)R 1 ；立即数R 1T1 (R1) + (ACC)R 2 ；ACC 通过总线送 ALUT2 R2ACC ；结果 ACC2 （7 分）答：DMA 接
42、口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和 DMA 控制逻辑等组成。在数据交换过程中，DMA 接口的功能有：（1）向 CPU 提出总线请求信号；（2）当 CPU 发出总线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针） ；（4）向存储器发读/写等控制信号，进行数据传送；（ 5）修改字计数器，并根据传送字数，判断 DMA 传送是否结束；（6）发 DMA 结束信20号，向 CPU 申请程序中断，报告一组数据传送完毕。DMA 工作过程流程如图所示。发 送 主 存 地 址传 送 一 个 字测 试 传 送是 否 结 束 ？DMA结 束是 否
43、 修 改 地 址 指 针和 字 计 数 器DMA请 求DMA响 应七、设计题（共 10 分） 答： （1）主存地址空间分配。 （2 分）A15 A11 A7 A0最大 4K 2K8 位 ROM 2 片0001 111相邻 4K 4K4 位 RAM 2 片0最小 16K 8K8 位 RAM 2 片11110 000（2）根据主存地址空间分配最大 4K 地址空间为系统程序区，选用 2 片 2K8 位 ROM 芯片；（1 分）相邻的 4K 地址空间为系统程序工作区，选用 2 片 4K4 位 RAM 芯片；（1 分）最小 16K 地址空间为用户程序区，选用 2 片 8K8 位 RAM 芯片。 （1 分
44、）（3）存储芯片的片选逻辑图（5 分）21R A MG12BCBAR A MR A M8 K 8 位 8 K 8 位 4 K 4 位R A M4 K 4 位0Y1+ 5 VR O M2 K 8 位R O M2 K 8 位&7&1A0A1 3D0WRD7A1 5A1 4MREQA1 2C P UD3D4A1 1A1 0&D3G12AG2BCBAY5Y4A1415A121D740WRMREQ13A109A0 2K8位ROMD7 D0 1K4位RAMD7 D4 1K4位RAMD3 D0A10 A0 A9 A0 A9 A0&2009-2010 计算机组成原理试题及答案22一、单项选择题（从下列各题四个
45、备选答案中选出一个正确答案，并将其代号写在题干前面的括号内。 ）1.若十进制数据为 137.5 则其八进制数为（B ） 。A、89.8B、211.4C 、211.5D、1011111.1012.若 x 补 =0.1101010，则 x 原 =（A ） 。A、1.0010101 B、1.0010110 C、0.0010110 D、0.11010103.若采用双符号位，则发生正溢的特征是：双符号位为（ B） 。A、00 B、01 C、10 D、114.原码乘法是（A ） 。A、先取操作数绝对值相乘，符号位单独处理B、用原码表示操作数，然后直接相乘C、被乘数用原码表示，乘数取绝对值，然后相乘D、乘数
46、用原码表示，被乘数取绝对值，然后相乘5.为了缩短指令中某个地址段的位数，有效的方法是采取（C） 。A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址6.下列数中，最小的数是（ A ） 。A(101001)2 B (52) C(2B)16 D45 7.下列数中，最大的数是（ D ） 。A(101001)2 B (52) C(2B)16 D45 8.下列数中，最小的数是（ D ） 。A （111111）2 B （72） C （2F ） 16 D 50 9.已知：X=0.0011，Y= -0.0101。 （X+Y）补= ( A )。 10.一个 512KB 的存储器,地址线和数据线的总和是（ C ） 。 A17 B19 C27 D3611.某计算机字长是 16 位它的存储容量是 64KB,按字编址 ,它们寻址范围是（C ） 。A64K
