1、W25Q64BV 出版日期：2010 年 7 月 8 日 - 1 - 版本 E 64M 位 与串行闪存 双路和四路 SPI W25Q64BV - 2 - 目录 1，一般 DESCRIPTION.5 2。 FEATURES.53 引脚配置 SOIC208-MIL 6 4，焊垫配置 WSON8X6-MM 6 5，焊垫配置 PDIP300-MIL .7 6 引脚说明 SOIC208 密耳，PDIP300 密耳和 WSON8X6-MM 7 7 引脚配置 SOIC300mil 的 8 8 引脚 SOIC 封装说明 300-MIL8 8.1 包装 Types.9 8.2 片选 (/CS)9 8.3 串行数
2、据输入，输出和 IO（DI ，DO 和 IO0，IO1，IO2，IO3）. 9. 8.4 写保护 (/WP).9 8.5 控股 (/HOLD).9 8.6 串行时钟 (CLK)9 9 座 DIAGRAM10 10 功能 DESCRIPTION.11 10.1 SPI OPERATIONS.11 10.1.1 标准 SPI Instructions.11 10.1.2 双 SPI Instructions11 10.1.3 四路 SPI Instructions.11 10.1.4 保持功能 .11 10.2 写保护 .12 10.2.1 写保护 Features12 11，控制和状态寄存器 1
3、3 11.1 状态 REGISTER13 11.1.1 BUSY13 11.1.2 写使能锁存 (WEL)13 11.1.3 块保护位（BP2，BP1，BP0）. .13 11.1.4 顶/底块保护（TB）. 13 11.1.5 部门/块保护 (SEC)13 11.1.6 状态寄存器保护（SRP，SRP0）. 1411.1.7 四路启用 (QE)14 11.1.8 状态寄存器内存保护. .16 11.2 INSTRUCTIONS.17 11.2.1 制造商和设备标识. .17 11.2.2 指令集表 118 W25Q64BV 11.2.3 指令表 2（阅读说明书）. .19 出版日期：2010
4、 年 7 月 8 日 - 3 - 修订版 E 11.2.4 写使能 (06h)20 11.2.5 写禁止 (04h).20 11.2.6 读状态寄存器 1（05H ）和读状态寄存器 2（35H ） .21 11.2.7 写状态寄存器（01H） . .22 11.2.8 读取数据 (03h).2311.2.9 快速阅读 (0Bh).24 11.2.10 快速读双输出（3BH） 0.25 11.2.11 快速读四路输出（6BH） 26 11.2.12 快速读双 I / O (BBh).27 11.2.13 快速读取四 I/ O (EBh).29 11.2.14 八进制字读取四 I/ O（ E3H）
5、. 31 11.2.15 页编程 (02h).33 11.2.16 四路输入页编程（32H ） 34 11.2.17 扇区擦除（20H） .35 11.2.1832KB 的块擦除（52H） .36 11.2.1964KB 的块擦除 (D8h).37 20 年 2 月 11 日芯片擦除（C7H/ 60h).38 21 年 2 月 11 日擦除挂起 (75h).39 22 年 2 月 11 日擦除恢复 (7Ah).40 23 年 11 月 2 日掉电 (B9h).4124 年 2 月 11 日高性能模式（A3H）. 42 25 年 2 月 11 日发布掉电或高性能模式/设备 ID（ABH ） .4
6、2 26 年 2 月 11 日读制造商/设备 ID（90H ）. 44 27 年 2 月 11 日阅读唯一的 ID 号（4BH） .45 28 年 2 月 11 日读 JEDEC 的 ID (9Fh).46 29 年 2 月 11 日连续读取模式复位（FFH 或 FFFFH） 47 12，电气特性 48 12.1 绝对最大 Ratings48 12.2 操作范围 48 12.3 上电时序和写抑制阈值. .49 12.4 直流电气 Characteristics50 12.5 AC 测量条件 .51 12.6 AC 电气 Characteristics52 12.7 AC 电气特性（续）. 53
7、 12.8 串行输出 Timing.54 12.9 输入 Timing54 12.10 持有 Timing.5413 包装 SPECIFICATION55W25Q64BV 13.18 引脚 SOIC208 密耳（包装代号 SS）. 55 - 4 - 13.28 引脚 PDIP300 密耳（封装代码 DA）. .56 13.38 触点 WSON8x6 毫米（封装代码 ZE）. .57 13.416 引脚 SOIC300 密耳（封装代码 SF）. .58 14 订货 INFORMATION59 14.1 有效的部件号和顶端标记 60 15 版本 HISTORY61 W25Q64BV 出版日期：20
8、10 年 7 月 8 日 - 5 - 修订版 E 1 概述 该 W25Q64BV（64M 位）串行 Flash 存储器提供了有限的系统存储解决方案 空间，引脚和电源。该 25Q 系列提供了灵活性和性能远远超过普通的串行 闪存器件。他们是理想的阴影到 RAM 中的代码，直接从双路/四路 SPI 执行代码 （XIP）和存储的语音，文本和数据。该器件在 2.7V 至 3.6V 单电源工作 电流消耗低至 4 毫安主动和 1A 的关机。所有器件均提供节省空间 保存包。 该 W25Q64BV 阵列是由每 256 字节可编程 32,768 页。最多 256 个字节 可以在一个时间被编程。网页可以在 16（扇
9、区擦除）组，128 组（32KB 被删除 块擦除） ，256（64KB 块擦除组）或整个芯片（芯片擦除） 。该 W25Q64BV 有 2,048 可擦除扇区和 128 可擦除块分别。小 4KB 扇区允许更大的灵活性 在需要的数据和参数的存储的应用程序。 （见图 2） 该 W25Q64BV 支持标准串行外设接口（ SPI）和一个高性能 双核/四输出以及双/四 I/ O SPI：串行时钟，片选，串行数据 I / O0（DI） ，I / O1 （DO）的 I / O 2（/ WP）和 I/ O 3（/ HOLD） 。高达 80MHz 的 SPI 时钟频率被支持，允许 160MHz 的等效时钟频率为使
10、用快速时双输出和 320MHz 的为四路输出 读双核/四输出指令。这些传输率可以超越标准的异步 8 16 位并行 Flash 存储器。连续读取模式允许与高效的内存访问 尽可能少的 8 个时钟的指令开销读取 24 位地址，允许真正的 XIP（执行到位） 操作。 一抱脚，写保护引脚和可编程写保护，与顶部或底部阵列控制， 提供进一步的控制灵活性。此外，该器件支持 JEDEC 标准的制造商和 设备标识与 64 位唯一序列号。 2，特点 家庭 SpiFlash 的回忆 - W25Q64BV： 64M 比特/8M 字节（8,388,608） - 每可编程页 256 字节 标准，双路或四路 SPI - 标准
11、的 SPI： CLK，/ CS，DI，DO，/ WP，/ 保持 - 双 SPI：CLK ，/ CS，IO0，IO1/ WP，/ 保持 - 四通道 SPI： CLK，/ CS，IO0，IO1 ，IO2，IO3 最高性能的串行闪存 - 截至普通串行闪存的 6 倍 - 80MHz 的时钟运行 - 160MHz 的等效双 SPI - 320MHz 的相当于四 SPI - 40MB/ S 的连续数据传输率 高效“连续读取模式”- 低开销指令 - 仅仅在 8 个时钟周期，以解决内存 - 实现了真正的 XIP（执行到位）操作 - 胜过 X16 并行闪存 注 1：请联系华邦细节 低功耗，宽温度范围 - 单 2
12、.7 到 3.6V 电源 - 4 毫安工作电流1A 的关断（典型值） 。 - 40C 至+ 85C 的工作范围 灵活的架构与 4KB 扇区 - 统一扇区擦除（4K 字节） - 块擦除（32K 和 64K 字节） - 计划一个 256 字节 - 超过 100,000 擦除/写周期 - 超过 20 年的数据保存 先进的安全特性 - 软件和硬件写保护 - 顶部或底部，部门或块选择 - 向下锁定和 OTP 保护（1） - 64 位唯一 ID 为每个设备（ 1） 空间高效的包装 - 8 引脚 SOIC208 万 - 8 引脚 PDIP300 万 - 8 垫 WSON8X6 毫米 - 16 引脚 SOIC
13、300 万 - 联系华邦 KGD 和其他选项 - 6 - 3 引脚配置 SOIC208-MIL 1 2 3 4 8 7 6 5 / CS DO（IO1 ） / WP（IO2 ） GND VCC /保持（IO3 ） CLK DI（IO0） 图 1a。 W25Q64BV 引脚分配，8 引脚 SOIC208 密耳（包装代号 SS） 4，焊垫配置 WSON8X6-MM 1 2 3 4 8 7 6 5 / CS DO（IO1 ） / WP（IO2 ） GND VCC /保持（IO3 ） CLK DI（IO0） 1 2 3 4 8 7 6 5 / CS DO（IO1 ） / WP（IO2 ） GND VC
14、C /保持（IO3 ） CLK DI（IO0） 图 1b。 W25Q64BV 垫作业， 8 片 WSON8X6 毫米（封装代码 ZE） W25Q64BV 出版日期：2010 年 7 月 8 日 - 7 - 版本 E 5，焊垫配置 PDIP300 密耳 1 2 3 4 8 7 6 5 / CS DO（IO1 ） / WP（IO2 ） GND VCC /保持（IO3 ） CLK DI（IO0） 1 2 3 4 8 7 6 5 / CS DO（IO1 ） / WP（IO2 ） GND VCC /保持（IO3 ） CLK DI（IO0） 图 1c。 W25Q64BV 引脚分配，8 引脚 PDIP 封装
15、（封装代码 DA） 6 引脚说明 SOIC208 密耳，PDIP300 密耳和 WSON8X6-MM 端无。引脚名称 I / O 功能 1/ CS I 片选输入 2 DO（IO1 ）的 I / O 数据输出（数据输入输出 1）*1 3/ WP（IO2 ）的 I / O 写保护输入（数据输入输出 2）*2 4 GND 接地 5 DI（IO0）的 I / O 数据输入（数据输入输出 0）*1 6 CLK I 串行时钟输入 7/ HOLD（110 3）I / O 的保持输入（数据输入输出 3）*2 8 VCC 电源 *1 IO0 和 IO1 用于标准和双 SPI 指令 * 2 IO0 - IO3 用
16、于四路 SPI 指令 W25Q64BV - 8 - 7 引脚配置 SOIC300mil 的 1/ HOLD（IO3） 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC N / C N / C N / C N / C / CS DO（IO ） CLK DI（IO0） N / C N / C N / C N / C GND / WP（IO ） 12 1/ HOLD（IO3） 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC N / C N / C N / C N / C / CS DO（IO ） CLK DI（IO0） N / C N
17、 / C N / C N / C GND / WP（IO ） 12 图 1d。 W25Q64BV 引脚分配， 16 引脚 SOIC300mil 的（包装代号 SF） 8 引脚说明 SOIC300mil 的 PAD 号。引脚名称 I / O 功能 1/ HOLD（110 3）I / O 的保持输入（数据输入输出 3）*2 2 VCC 电源 3 N / C 无连接 4 N / C 无连接 5 N / C 无连接 6 N / C 无连接 7/ CS I 片选输入 8 DO（IO1 ）的 I / O 数据输出（数据输入输出 1）*1 9/ WP（IO2 ）的 I / O 写保护输入（数据输入输出 2）
18、*2 10 GND 接地 11 N / C 无连接 12 N / C 无连接 13 N / C 无连接 14 N / C 无连接 15 DI（ IO0）的 I / O 数据输入（数据输入输出 0）*1 16 CLK I 串行时钟输入 *1 IO0 和 IO1 用于标准和双 SPI 指令 * 2 IO0 - IO3 用于四路 SPI 指令 W25Q64BV 出版日期：2010 年 7 月 8 日 - 9 - 版本 E 8.1 封装类型 W25Q64BV 在一个 8 引脚塑料 208 密耳 SOIC 宽提供的（包代码 SS）和 8X6 毫米 WSON （包代码 ZE）在图 1a 中，和图 1b 分
19、别如图所示。 300 万 8 引脚 PDIP 是另一种选择 软件包选择（图 1c） 。该 W25Q64BV 还提供 16 引脚塑料 300 密耳 SOIC 宽 如图 1D（包代码 SF） 。包图和尺寸示出在结束时 说明书。 8.2 芯片选择（/ CS） 该 SPI 片选（ / CS）引脚启用和禁用设备的运行。当/ CS 为高电平时器件 取消和串行数据输出（DO 或 IO0，IO1 ，IO2，IO3）引脚处于高阻抗。当 取消选择，设备的功耗将在待机的水平，除非内部擦除，编程或 状态寄存器周期正在进行中。当/ CS 被拉低该设备将被选中，电力 消耗将增加至活性水平与指示可以写入并从读出的数据 设备
20、。上电后，/ CS 必须从高过渡到低之前，一个新的指令将被接受。 该/ CS 输入必须跟踪上电时 VCC 电源电平（见“写保护”和图 31） 。如果 需要上/ CS 上的上拉电阻可以被用来实现此目的。 8.3 串行数据输入，输出和 IO（DI ，DO 和 IO0，IO1，IO2，IO3） 该 W25Q64BV 支持标准的 SPI，双 SPI 和四路 SPI 操作。标准的 SPI 指令使用 单向 DI（输入）引脚以串行写指令，地址和数据到设备上的上升 串行时钟（CLK）输入引脚的边缘。标准 SPI 还使用了单向 DO（输出）来读取 从下降沿 CLK 设备的数据或状态。 双路和四路 SPI 指令使
21、用双向 IO 引脚串行写指令，地址或 数据到装置在 CLK 的上升沿和读的下降沿，从器件数据或状态 CLK。四通道 SPI 指令需要非易失性四路使能位（QE ）的状态寄存器-2 进行设置。 当 QE=1/ WP 引脚变为 IO2 和/ HOLD 引脚变为 110 3。 8.4 写保护（/ WP） 写保护（/ WP）引脚可用于防止状态寄存器被写入。在使用 随着状态一起注册的块保护（美国证券交易委员会，结核病，BP2，BP1 和 BP0）位和状态 寄存器保护（SRP）位，部分或整个存储器阵列可以是硬件保障。该 / WP 引脚为低电平有效。当状态的 QE 位寄存器-2 设置为四 I/ O 的/ WP
22、 引脚（硬件写 保护）功能不可用，因为这个引脚用于 IO2。参见图 1A，1B ，1C 和 1D 为销 四 I/ O 操作的配置。 8.5 控股（/ HOLD） 在/ HOLD 引脚可同时积极选择的设备被暂停。当/ HOLD 变为低电平， 而/ CS 为低时，DO 引脚将处于高阻抗，在 DI 和 CLK 引脚上的信号将被忽略 （不关心） 。当/ HOLD 拉高，设备操作就可以恢复。在 / HOLD 功能可以 有用，当多个设备共享同一 SPI 信号。在/ HOLD 引脚为低电平有效。当 状态的 QE 位寄存器-2 设置为四 I/ O 的/ HOLD 引脚功能不可用，因为该引脚为 用于 IO3。参
23、见图 1A-D 为四 I/ O 操作的引脚配置。 8.6 串行时钟（CLK） SPI 串行时钟输入（CLK）引脚为串行输入和输出操作的时序。 （“见 SPI 操作“） W25Q64BV - 10 - 9 框图 图 2 W25Q64BV 串行闪存框图 00FF00h00FFFFH 块 0（64KB） 0000000000FFh 1FFF00h1FFFFFH 31 座（64KB） 1F0000h1F00FFh 20FF00h20FFFFh 32 座（64KB） 200000h2000FFh 3FFF00h3FFFFFh 63 座（64KB） 3F0000h3F00FFh 40FF00h40FFFF
24、h 64 座（64KB） 为 400000h4000FFh 7FFF00h7FFFFFH 127 座（64KB） 7F0000h7F00FFh 列解码 字节和 256 字节的缓冲区页 开始 页地址 结束 页地址 W25Q64BV SPI 指挥 控制逻辑 字节地址 锁存器/计数器 状态 注册 写控制 逻辑 页地址 锁存器/计数器 高电压 发电机 xx0F00h xx0FFFh 扇区 0（4KB） xx0000h xx00FFh xx1F00h xx1FFFh 扇区 1（4KB） xx1000h xx10FFh xx2F00h xx2FFFh 扇区 2（4KB） xx2000h xx20FFh x
25、xDF00h xxDFFFh 部门 13（4KB） xxD000h xxD0FFh xxEF00h xxEFFFh 部门 14（4KB） xxE000h xxE0FFh xxFF00h xxFFFFh 部门 15（4KB） xxF000h xxF0FFh 块分割 数据 写保护逻辑和行译码 DO（IO1 ） DI（IO0） / CS CLK /保持（IO3 ） / WP（IO2 ） 00FF00h00FFFFH 块 0（64KB） 0000000000FFh 1FFF00h1FFFFFH 31 座（64KB） 1F0000h1F00FFh 20FF00h20FFFFh 32 座（64KB） 20
26、0000h2000FFh 3FFF00h3FFFFFh 63 座（64KB） 3F0000h3F00FFh 40FF00h40FFFFh 64 座（64KB） 为 400000h4000FFh 7FFF00h7FFFFFH 127 座（64KB） 7F0000h7F00FFh 列解码 字节和 256 字节的缓冲区页 开始 页地址 结束 页地址 W25Q64BV SPI 指挥 控制逻辑 字节地址 锁存器/计数器 状态 注册 写控制 逻辑 页地址 锁存器/计数器 高电压 发电机 xx0F00h xx0FFFh 扇区 0（4KB） xx0000h xx00FFh xx1F00h xx1FFFh 扇区
27、 1（4KB） xx1000h xx10FFh xx2F00h xx2FFFh 扇区 2（4KB） xx2000h xx20FFh xxDF00h xxDFFFh 部门 13（4KB） xxD000h xxD0FFh xxEF00h xxEFFFh 部门 14（4KB） xxE000h xxE0FFh xxFF00h xxFFFFh 部门 15（4KB） xxF000h xxF0FFh 块分割 数据 写保护逻辑和行译码 DO（IO1 ） DI（IO0） / CS CLK /保持（IO3 ） / WP（IO2 ） W25Q64BV 出版日期：2010 年 7 月 8 日 - 11 - 版本 E
28、10 功能描述 10.1 SPI 操作 10.1.1 标准 SPI 指令 该 W25Q64BV 通过一个 SPI 兼容总线组成的四个信号访问：串行时钟 （CLK） ，片选（/ CS） ，串行数据输入（ DI）和串行数据输出（DO） 。标准的 SPI 指令 使用 DI 输入端子串行地写上的上升沿指令，地址和数据到设备 CLK。 DO 输出引脚用于从下降沿 CLK 设备读取数据或状态。 SPI 总线操作模式 0（0,0）和 3（1,1）的支持。模式 0 和之间的主要区别 模式 3 是关于 CLK 信号的正常状态时 SPI 总线主人是在待机和数据 不被传输到串行闪存。对于模式 0 的 CLK 信号通
29、常是低的下降， 的/ CS 上升沿。模式 3 的 CLK 信号通常是高上/ CS 的上升沿和下降沿。 10.1.2 双 SPI 指令 该 W25Q64BV 支持双 SPI 操作使用“快速阅读双输出和双 I / O”的时候（3B 和 BB 十六进制）的说明。这些指令允许数据被转移到或从设备在两 普通串行闪存器件的三倍的速率。双读指令是理想的快速 下载代码来在上电时（代号阴影）RAM 或用于执行非高速关键码 直接从 SPI 总线（ XIP） 。当使用双 SPI 指令 DI 和 DO 管脚 双向 I/ O 引脚：IO0 和 IO1。 10.1.3 四路 SPI 指令 该 W25Q64BV 支持四路
30、SPI 操作使用“快速阅读四路输出”时， “快速阅读 四 I/ O“和”八字读四 I/ O“（分别为 6B，EB 和 E3 十六进制） 。这些指令允许 数据被转移到或从设备的四至六倍的普通串行闪存的速率。四方 读指令提供连续和随机存取传输速率的显著改善 允许快速的代码遮蔽直接从 SPI 总线（XIP）内存或执行。当使用四通道 SPI 指令 DI 和 DO 引脚变为双向 IO0 和 IO1 和/ WP 和/ HOLD 引脚变为 IO2 和 IO3 分别。四通道 SPI 指令都需要在状态非易失性四路使能位（ QE） 注册-2 进行设置。 10.1.4 保持功能 在/ HOLD 信号使 W25Q64
31、BV 操作被暂停，而它正在积极选择（当 / CS 为 低） 。在/ HOLD 功能可以在 SPI 数据和时钟信号与共享的情况下很有用 其他设备。例如，考虑如果页面缓冲器只有部分被写入时，优先中断 需要使用的 SPI 总线。在这种情况下，/保持功能可以保存指令和状态 在缓冲区中的数据，以便编程就可以恢复它离开的地方，一旦总线再次可用。该 / HOLD 功能只适用于标准 SPI 和双 SPI 操作，而不是在四路 SPI。 要启动/保持状态，设备必须与 / CS 为低电平来选择。 A / HOLD 条件将激活 上/ HOLD 信号的下降沿，如果在 CLK 信号已经是低电平。如果 CLK 是不是已经很
32、低了 CLK 的下一个下降沿后/ HOLD 条件将激活。在/ HOLD 条件将终止对 上升/ HOLD 信号的边缘，如果 CLK 信号已经很低。如果 CLK 是不是已经很低了/ HOLD CLK 的下一个下降沿后情况将终止。在 A /保持状态下，串行数据 输出（DO）是高阻抗，和串行数据输入（DI）和串行时钟（CLK）被忽略。芯片 选择（/ CS ）信号应保持有效（低电平）/保持操作的全部时间，以避免 重置设备的内部逻辑状态。 W25Q64BV - 12 - 10.2 写保护 使用非易失性存储器中的应用程序必须考虑到噪声等的可能性 不利的制度条件，可能会破坏数据的完整性。为了解决这一问题的 W
33、25Q64BV 提供了多种方式来保护数据免受意外写操作。 10.2.1 写保护功能 器件复位当 VCC 低于阈值 上电后延时写入禁止 允许写入程序后，/禁用指令和自动写入禁用和删除 使用状态寄存器软件和硬件（/ WP 引脚）写保护 使用掉电指令写保护 锁定写保护，直到下次上电时（1） 一次性编程（OTP）的写保护（1） 注 1：这些功能可根据特殊订货。请与华邦的细节。 上电时，或在电源关闭时，W25Q64BV 将保持在复位状态，而 VCC 低于 第 V WI 阈值（参见上电时序和电压水平和图 31） 。当复位时，所有 操作被禁止，也没有说明被认可。在上电和 VCC 电压后， 超过 V WI，所
34、有的编程和擦除的相关说明为吨 PUW 的时间延迟进一步禁用。这 包括写使能，页面编程，扇区擦除，块擦除，芯片擦除和写入状态 注册说明书。注意，芯片选择引脚（/ CS ）必须跟踪在上电时 VCC 电源电平，直到 在 VCC 分钟级和 T VSL 时间延迟到达。如果需要的话在/ CS 上的上拉电阻可以用来 实现这一点。 上电后设备会自动放置在写禁止状态与状态寄存器写 使能锁存器（WEL）设置为 0。写使能指令的页面编程之前，必须发出，部门 擦除，芯片擦除或写状态寄存器指令将被接受。完成程序后， 擦除或写入指令中的写使能锁存（WEL）会自动清零，写禁用状态 0。 软件控制的写保护是使用写状态寄存器指
35、令和设置方便 状态寄存器保护（SRP0，SRP 1）和块保护（美国证券交易委员会，结核病，BP2，BP1和 BP0）位。这些 设置允许的记忆的一部分或全部被配置为只读。配合使用的 写保护（/ WP）引脚，改变状态寄存器，可以启用或在硬件禁用 控制。请参阅有关详细信息，状态寄存器。此外，掉电指令提供 写保护的额外水平，因为所有的指令都将被忽略除推出掉电 指令。 W25Q64BV 出版日期：2010 年 7 月 8 日 - 13 - 版本 E 11，控制和状态寄存器 读状态寄存器-1 和状态寄存器 -2 指令可用于在提供状态 闪存阵列的可用性，如果该设备是写启用或禁用，写的状态 保护和四路 SPI
36、 设置。在写状态寄存器指令可用于配置 设备的写保护功能和四 SPI 设置。写访问寄存器被控制的状态 非易失性状态的状态寄存器的保护位（SRP0，SRP 1） ，写使能指令，并 在某些情况下，/ WP 引脚。 11.1 状态寄存器 11.1.1 忙 忙是在状态寄存器（S0）被设置为 1 的状态只读位时，该设备是执行 页编程，扇区擦除，块擦除，芯片擦除或写状态寄存器指令。在这 一次设备将忽略除读状态寄存器和擦除挂起的进一步说明 指令（见 T W， T PP，T SE，T BE 和 t 的交流特性，CE） 。当程序，擦除或写状态 寄存器指令完成后，BUSY 位将被清 0 的状态指示设备已准备就绪 有
37、关进一步的说明。 11.1.2 写使能锁存器（WEL） 写使能锁存器（WEL）在状态寄存器（S1）被设置为 1 执行后，只读位 写使能指令。的 WEL 状态位被清除为 0 时，该设备是写禁用。写 关闭状态时上电时或之后的任何下列指令：写禁止，页 计划，扇区擦除，块擦除，芯片擦除和写状态寄存器。 11.1.3 块保护位（BP2，BP1，BP0） 块保护位（BP2，BP1 ，BP0）是非易失性的读 /写状态寄存器（ S4，S3 位和 S2）提供写保护控制和状态。块保护位可以在写状态设置 寄存器指令（见 T 交流特性宽） 。全部，没有或存储阵列的一部分可 保护，编程和擦除指令（见状态寄存器内存保护表
38、） 。该 出厂默认设置为块保护位为 0，没有任何保护的数组。 11.1.4 顶/底块保护（TB） 非易失性顶/底位（TB）的控制，如果数据块保护位（BP2，BP1，BP0 ）从保护 顶（TB=0）或阵列的底部（TB=1 ）如图所示的状态寄存器内存保护表。 出厂默认设置为 TB=0。结核病位可以与写状态寄存器指令设置 根据 SRP0，SRP 1 和 WEL 位的状态。 11.1.5 部门/块保护（SEC ） 非易失性部门保护位（SEC）的控制，如果数据块保护位（ BP2，BP1，BP0 ）保护 4KB 部门（SEC=1）或 64KB 的块（SEC=0）的顶部（TB=0）或底部，如图所示的阵列（T
39、B=1） 在状态寄存器内存保护表。默认设置为美国证券交易委员会=0。 W25Q64BV - 14 - 11.1.6 状态寄存器保护（SRP，SRP0） 状态寄存器的保护位（SRP 和 SRP0）是非易失性的阅读状态寄存器/写位 （S8 和 S7） 。 SRP 的位控制写保护的方法：软件保护，硬件 保护，电源向下锁定或一次可编程（OTP）保护。 SRP 1 SRP0/ WP 状态 注册 说明 00 X 软件 保护 / WP 引脚有没有控制权。状态寄存器可以写入 写使能指令后，WEL=1。 出厂设置 0 1 0 硬件 受保护 当/ WP 引脚为低电平状态寄存器锁定，无法 被写入。 0 1 1 硬件
40、 无保护 当/ WP 引脚为高电平状态寄存器被解锁，并可以 写使能指令，WEL=1 后，被写入。 10 X 电源 向下锁定（1） 状态寄存器是受保护的，不能再写入 直到下一次断电，加电循环。 （2） 1 1 X 一度 方案（1） 状态寄存器是永久保护，不能被 写入。 注意： 1，这些功能可根据特殊订货。请与华邦的细节。 2，当 SRP 1，SRP0=（1，0） ，掉电，上电周期将改变 SRP 1，SRP0 为（0，0）的状态。 11.1.7 四启用（QE） 四方启用（QE）位在状态寄存器（ S9） ，允许四非易失性读/写位 操作。当 QE 位设置为 0 状态（出厂默认） / WP 引脚和/保持
41、启用。当 的 QE 位被设置为 1 的四 IO2 和 IO3 引脚被使能。 警告：QE 位不应该标准的 SPI 或双 SPI 操作，如果期间被设置为 1 / WP 或/ HOLD 引脚直接连接到电源或接地。 W25Q64BV 出版日期：2010 年 7 月 8 日 - 15 - 版本 E 图 3a。状态寄存器-1 图 3b。状态寄存器-2 W25Q64BV - 16 - 1 1.1.8 状态寄存器内存保护 状态寄存器（1）W25Q64BV（64M 位）内存保护 美国证券交易委员会结核病 BP2 BP1 BP0 嵌段（S）的地址密度部分 X X0 0 0 无无无无 0 0 0 011261277
42、E0000h - 7FFFFFH128KB 上六十四分之一 000101241277C0000h - 7FFFFFH256KB 上 1/32 00011120127780000h - 7FFFFFH512KB 上 1/16 00100112127700000h - 7FFFFFH1MB 上 1/8 001 0 196127600000h - 7FFFFFH2MB 上四分之一 0011064127 为 400000h - 7FFFFFH4MB 上半 0100101000000 - 01FFFFH128KB 下 1/64 0 1 0 10 03000000 - 03FFFFh256KB 下三十二分
43、之一 0 1 0 11 07000000 - 07FFFFh512KB 下一十六分之一 0 1 1 00 015000000 - 0FFFFFH1MB 下八分之一 0 1 10 1 031000000 - 1FFFFFH2MB 下四分之一 01 1 10063000000 - 3FFFFFh4MB 下半 XX1110127000000 - 7FFFFFH8MB 全部 100011277FF000h - 7FFFFFH4KB 顶座 100101277FE000h - 7FFFFFH8KB 顶座 100111277FC000h - 7FFFFFH16KB 顶座 1 0 10 X1277F8000h
44、 - 7FFFFFH32KB 顶座 110010000000 - 000FFFh4KB 底块 11 0 100000000 - 001FFFh8KB 底块 1 1 01 1 0000000 - 003FFFh16KB 底座 1 1 10 X 0000000 - 007FFFh32KB 底块 注意： 1，X = 不关心 W25Q64BV 出版日期：2010 年 7 月 8 日 - 17 - 版本 E 11.2 说明 该 W25Q64BV 的指令集包括了完全控制 27 条基本指令 通过 SPI 总线（见指令集表） 。指令通过芯片的下降沿启动 选择（/ CS ） 。数据移入 DI 输入的第一个字节为
45、指令代码。在直接投资数据 输入被采样时钟的大多数显著位（MSB）的第一上升沿。 指令中的长度发生变化，从一个单一的字节数的字节，并且可以随后通过地址字节，数据 字节填充字节（不关心） ，并且在一些情况下，组合。指令完成的同 边缘/ CS 上升沿。时钟相对定时图表，用于每个指令都包含在图 4 经过 30 所有读取指令就可以完成后的任何主频位。然而，所有的指令 写，编程或擦除必须完成一个字节边界（/ CS 驱动为高电平后，一个完整的 8 位已 时钟） ，否则该指令将被终止。此功能还可以保护设备 意外写入。此外，虽然存储器进行编程或擦除时，或当状态 寄存器被写，除了读状态寄存器的所有指令都将被忽略，
46、直到程序 或擦除周期已经完成。 11.2.1 制造商和设备标识 制造商 ID（M7-M0） 华邦串行闪存 EFh 之间 设备 ID（ID7-ID0 ） （ID15-ID0） 指令 ABH，90H 9FH W25Q64BV16 小时 4017h W25Q64BV - 18 - 11.2.2 指令集表 1（1） 指令 名称 字节 1 （代码） 字节 2 字节 3 字节 4 字节 5 字节 6 写使能 06H 写禁止 04H 读状态寄存器 105H（S7-S0） （2） 读状态寄存器 235H（S15-S8） （2） 写状态寄存器 01H（S7-S0） （S15-S8） 页编程 02H A23-A1
47、6 A15-A8 A7-A0（D7-D0） 四页编程 32h 的 A23-A16 A15-A8 A7-A0（D7-D0，.） （3） 块擦除（64KB）D8H A23-A16 A15-A8 A7-A0 块擦除（32KB）52H A23-A16 A15-A8 A7-A0 扇区擦除（4KB）20H A23-A16 A15-A8 A7-A0 芯片擦除 C7H/60H 擦除挂起 75H 删除恢复 7 安 掉电 B9H 高性能模式 A3H 假人假人假人 连续读取模式 复位（4） FFH FFH 发布掉电或 HPM/设备 ID ABH 虚设虚设虚设（ID7-ID0） （5） 制造商/ 设备 ID（6） 9
48、0H 假人假人 00H（MF7-MF0） （ID7-ID0） 读取唯一 ID（ 7）4BH 假人假人假人假人（ ID63-ID0） JEDEC 的 ID9FH （MF7-MF0） 制造商 （ID15-ID8） 内存类型 （ID7-ID0） 容量 注意事项： 1，数据字节偏移与最高有效位。与括号中的数据字节域“（） ”表示数据被读取 从 DO 引脚的器件。 2，状态寄存器的内容将不断重复，直到/ CS 终止指令。 3，四页编程输入数据 IO0=（D4，D0，.） IO1=（D5，D1，） IO2=（D 6，D 2，） IO3=（D7，D3，） 4，此指令是使用双核或四“连续读取模式”功能时，建议
49、。见 29 年 2 月 11 日以获取更多信息。 5，设备 ID 将不断重复，直到/ CS 终止指令。 6 参见制造商和设备标识表设备 ID 信息。 7，此功能可根据特殊订货。请与华邦的细节。 W25Q64BV 出版日期：2010 年 7 月 8 日 - 19 - 版本 E 11.2.3 指令集表 2（阅读说明书） 指令 名称 字节 1 （代码） 字节 2 字节 3 字节 4 字节 5 字节 6 读取数据 03H A23-A16 A15-A8 A7-A0（D7-D0） 快速读值 0Bh A23-A16 A15-A8 A7-A0 假（D7-D0） 快速阅读双输出 3BH A23-A16 A15-A8 A7-A0 假（D7-D0，.） （1） 快速读双 I / O BBH A23-A8（2）A7-A0，M7-M0 （2） （D7-D0，.） （1） 快速阅读四路输出 6BH A23-A16 A15-A8 A7-A0 假（D7-D0，.） （3） 快速阅读四 I/ O 的 EBH A23-A0，M7-M0 （4） （X ，
