上拉电阻和下拉电阻应用.doc

1、 上拉电阻和下拉电阻的应用上 拉 就 是 将 不 确 定 的 信 号 通 过 一 个 电 阻 钳 位 在 高 电 平 ！ 电 阻 同时 起 限 流 作 用 ！ 下 拉 同 理 ！ 上 拉 是 对 器 件 注 入 电 流 ， 下 拉 是 输 出 电 流 ； 弱 强 只 是 上 拉 电 阻的 阻 值 不 同 ， 没 有 什 么 严 格 区 分 ； 对 于 非 集 电 极 （ 或 漏 极 ） 开 路输 出 型 电 路 （ 如 普 通 门 电 路 ） 提 升 电 流 和 电 压 的 能 力 是 有 限 的 ，上 拉 电 阻 的 功 能 主 要 是 为 集 电 极 开 路 输 出 型 电 路 输 出 电

2、 流 通 道 。上拉电阻：1、 当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平（一般为 3.5V） ，这时就需要在 TTL 的输出端接上拉电阻，以提高输出高电平的值。2、OC 门电路必须加上拉电阻，以提高输出的高电平值。EDA365# 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。EDA3650 J E8 O; r7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。EDA

3、365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛1 g( A8 P) o A* - R. R上拉电阻阻值的选择原则包括:3 w3 Y6 n4 _6 h0 s1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛) y% f6 u; z: q6 l |% E: _8 Y% G/ R3、对于高速电路，过大的上拉电阻可能边沿变平缓。EDA3654 P4 g: D- 4 n |综合考虑以上三点,通常在 1k 到 10k 之间选取。对下拉电阻也有类似道理。二.原理：$ r3 f

4、7 m5 M B) p4 y) J; C三.从 IC(MOS 工艺) 的角度,分别就输入/输出引脚做一解释 :1. 对芯片输入管脚, 若在系统板上悬空(未与任何输出脚或驱动相接)是比较危险的.因为此时很有可能输入管脚内部电容电荷累积使之达到中间电平(比如 1.5V), 而使得输入缓冲器的 PMOS 管和 NMOS 管同时导通, 这样一来就在电源和地之间形成直接通路, 产生较大的漏电流, 时间一长就可能损坏芯片 . 并且因为处于中间电平会导致内部电路对其逻辑(0 或 1)判断混乱. 接上上拉或下拉电阻后, 内部电容相应被充 (放) 电至高( 低)电平, 内部缓冲器也只有 NMOS(PMOS)管导

5、通, 不会形成电源到地的直流通路. (至于防止静电造成损坏, 因芯片管脚设计中一般会加保护电路, 反而无此必要).2. 对于输出管脚:EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛- K # L1)正常的输出管脚(push-pull 型), 一般没有必要接上拉或下拉电阻.EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛: V; % a/ o. C/ I- u2)OD 或 OC(漏极开路或集电极开路)型管脚, L2 G/ $ N9 u o3 K9 v8 o s* P这种类型的管脚需要外接上拉电阻实现线与功能(此时多个输

6、出可直接相连. 典型应用是: 系统板上多个芯片的 INT(中断信号)输出直接相连, 再接上一上拉电阻 , 然后输入 MCU 的 INT 引脚, 实现中断报警功能).EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛# U+ 5 K: k+ g“ b2 w; g# I其工作原理是:EDA365 论坛网 9 c$ : ?, S! m- I在正常工作情况下, OD 型管脚内部的 NMOS 管关闭, 对外部而言其处于高阻状态, 外接上拉电阻使输出位于高电平(无效中断状态); 当有中断需求时, OD 型管脚内部的 NMOS 管接通, 因其导通电阻远远小于上拉电阻, 使

7、输出位于低电平(有效中断状态). 针对 MOS 电路上下拉电阻阻值以几十至几百 K 为宜.转贴 原信息URL：http:/ o, x; D6 C0 G) 对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：1 驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。 k, Q) C7 . Y“ J* x. y1 r2 下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。EDA365 论坛网站|PCB 论坛网|PCB layo

8、ut 论坛|SI 仿真技术论坛 5 B“ g K6 w$ f$ v+ Y2 下拉电阻的设定的原则和上拉电阻是一样的。EDA365 论坛网; J: o1 o _- b4 ( OC 门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于 100uA,设输出口驱动电流约500uA，标准工作电压是 5V，输入口的高低电平门限为 0.8V(低于此值为低电平)；2V(高电平门限值) 。选上拉电阻时： 500uA x 8.4K= 4.2 即选大于 8.4K 时输出端能下拉至 0.8V 以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于 0.8

9、V 即可。当输出高电平时，忽略管子的漏电流，两输入口需200uA x15K=3V 即上拉电阻压降为 3V，输出口可达到 2V，此阻值为最大阻值，再大就拉不到 2V 了。选 10K 可用。COMS门的可参考 74HC 系列 EDA365 论坛网) r( l7 g+ D9 A3 V设计时管子的漏电流不可忽略，IO 口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了） 在数字电路中不用的输入脚都要接固定电平，通过 1k 电阻接高电平或接地。 1. 电阻作用： 6 :

10、 s9 Q4 Z; 2 a. , ?l 接电组就是为了防止输入端悬空 : o/ 9 5 b M. a Q4、为 OC 门提供电流 . 0 n. 6 p! q* R8 e$ S/ ql 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。 EDA3653 Y; u“ I4 Z4 Y8 b/ z0 r; b4 l 如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之， l 尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态

11、,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通!p. 3、为什么要使用拉电阻： Q“ ; u- b1 o9 vl 一般作单键触发使用时，如果 IC 本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在 IC外部另接一电阻。 EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛% f9 w% E$ Z0 ?6 G% I f. A5 j: U. J上、下拉电阻的作用很多，比如抬高信号峰峰值，增强信号传输能力， 防止信号远距离传输时的线上反射，调节信号电平级别等等！当然还

12、有其他的作用了具体的应用方法要看在什么场合，什么目的，至于参数更不能一概而定，要看电路其他参数而定，比如通常用在输入脚上的上拉电阻如果是为了抬高峰峰值，就要参考该引脚的内阻来定电阻值的！另外，没有说输入加下拉，输出加上拉的，有时候没了某个目的也可能同时既有上拉又有下拉电阻的！ 加接地电阻下拉 加接电源电阻上拉 对于漏极开路或者集电极开路输出的器件需要加上拉电阻才可能工作。另外，普通的口，加上拉电阻可以提高抗干扰能力，但是会增加负载。 电源：+5V 普通的直立 LED， 共八个，负极分别接到一个大片子的管脚上， EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论

13、坛 I- K* n# e* V- t用多大的上拉电阻合适？ 谢谢指教！ 一般 LED 的电流有几个 mA 就够了，最大不超过 20mA，根据这个你就应该可以算出上拉电阻值来了。 保献起见，还是让他拉吧，(5-0.7)/10mA=400ohm,差不多吧,不放心就用 2k 的 EDA365# % w3 y k5 a: l. d奇怪，新出了管压 0.7V 的 LED 了吗？据我所知好象该是 1.5V左右。我看几百欧到 1K 都没太大问题，一般的片子不会衰到10mA 都抗不住吧？ 上拉电阻的作用：6N137 的的输出三极管 C 极，如果没有上拉电阻，则该引脚上的电平不会发生随 B 极电平的高低变化。原

14、因是它没有接到任何电源上。如果接上了上拉电阻，则 B 极电平为高时，C 极对地导通(相当于开关接通)，C 极的电压就变低；如 B 极电压为低，则 C 极对地关断，C 极的电压就升到高电平。为就是上面说的“将通断转换成高低电平 ”。你说的 51 与此图有一定的不同，参照着去理解吧。另外，一般地，C 极低电平时器件从外部吸入电流的能力和高电平时向外部灌出电流的能力是不一样的。器件输出端常有 Isink 和 Isource 两个参数，且前者往往大于后者。 下拉电阻的作用：所见不多，常见的是接到一个器件的输入端，多作为抗干扰使用。这是由于一般的 IC 的输入端悬空时易受干扰或器件扫描时有间隙泄漏电压而

15、影响电路的性能。后者，我们在某批设备中曾碰到过。 上拉电阻的阻值主要是要顾及端口的低电平吸入电流的能力。例如在 5V 电压下，加 1K 上拉电阻，将会给端口低电平状态增加5mA 的吸入电流。在端口能承受的条件下，上拉电阻小一点为好。 EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛. r6 x8 n“ o5 E! i9 Q: Y. 无信号是给电路提供确定的电平。 上拉 一端接 vcc，一端接在引脚上 EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛 5 $ i- w* l0 m1 m下拉：一端接 gnd，一端接在引脚上

16、上拉电阻和下拉电阻的详细说明在使用数字集成电路时，拉电流输出和灌电流输出是一个很重要的概念，例如在使用反向器作输出显示时，图 1 是拉电流，即当输出端为高电平时才符合发光二极管正向连接的要求，但这种拉电流输出对于反向器只能输出零点几毫安的电流用这种方法想驱动二极管发光是不合理的（因发光二极管正常工作电流为 510mA)。EDA365论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛* _( C- R+ h“ h$ g- K: 9 H图 2 为灌电流输出，即当反向器输出端为低电平时，发光二极管处于正向连接情况，在这种情况下，反向器一般能输出 510mA的电流，足以使发光二极

17、管发光，所以这种灌电流输出作为驱动发光二极管的电路是比较合理的。因为发光二极管发光时，电流是由电源+5V 通过限流电阻 R、发光二极管流入反向器输出端，好像往反向器里灌电流一样，因此习惯上称它为“灌电流”输出。9 d! p. u% l/ s, ( c“ l在数字电路中我们经常可以看到上、下拉电阻。EDA3659 b8 $ D* K: a“ 一、定义：EDA365 论坛网* u4 G+ F) $ F* R1 1、上拉就是将不确定的信号通过一个电阻嵌位在高电平！电阻同时起限流作用！下拉同理！EDA365 论坛网( O3 D2、上拉是对器件注入电流，下拉是输出电流3、弱强只是上拉电阻的阻值不同，没有

18、什么严格区分 ; 1 E u“ O: I. X! a$ ) t4、对于非集电极（或漏极）开路输出型电路（如普通门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。 二、拉电阻作用：1、一般作单键触发使用时，如果 IC 本身没有内接电阻，为了使单键维持在不被触发的状态或是触发后回到原状态，必须在 IC外部另接一电阻。2、数字电路有三种状态：高电平、低电平、和高阻状态，有些应用场合不希望出现高阻状态，可以通过上拉电阻或下拉电阻的方式使处于稳定状态，具体视设计要求而定！3、一般说的是 I/O 端口，有的可以设置，有的不可以设置，有的是内置，有的是需要外接，I

19、/O 端口的输出类似与一个三极管的 C，当 C 接通过一个电阻和电源连接在一起的时候，该电阻成为上 C 拉电阻，也就是说，如果该端口正常时为高电平，C 通过一个电阻和地连接在一起的时候，该电阻称为下拉电阻，使该端口平时为低电平，作用吗：比如：当一个接有上拉电阻的端口设为输如状态时，他的常态就为高电平，用于检测低电平的输入。4、上拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是我们通常所说的灌电流5、接电组就是为了防止输入端悬空6、减弱外部电流对芯片产生的干扰7、保护 cmos 内的保护二极管,一般电流不大于 10mA8、通过上拉或下拉来增加或减小

20、驱动电流9、改变电平的电位，常用在 TTL-CMOS 匹配 EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛& K. H“ t# M7 & M! A3 p! U, 10、在引脚悬空时有确定的状态11、增加高电平输出时的驱动能力。12、为 OC 门提供电流三、上拉电阻应用原则：EDA365 论坛网站|PCB 论坛网|PCB layout论坛|SI 仿真技术论坛/ J( P: q S, Y1、当 TTL 电路驱动 COMS 电路时，如果 TTL 电路输出的高电平低于 COMS 电路的最低高电平（一般为 3.5V），这时就需要在 TTL的输出端接上拉电阻，以提高

21、输出高电平的值。2、OC 门电路必须加上拉电阻，才能使用。3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。4、在 COMS 芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。* R$ X# t) K+ O6、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI仿真技术论坛 5 M9 Q) a3 y1 V: E7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是

22、电阻匹配，有效的抑制反射波干扰。8、在数字电路中不用的输入脚都要接固定电平，通过 1k 电阻接高电平或接地。& K7 K8 r% ?# 2 9 O四、上拉电阻阻值选择原则:1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。3、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑以上三点,通常在 1k 到 10k 之间选取。对下拉电阻也有类似道理对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：EDA3654 z/ + v& k0 Q. M! U3 r1驱动能力与功耗的平衡。以上

23、拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛/ & n# O8 U1 Q1 G: R3 h! M2下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。3高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。4频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容

24、和下级电路之间的输入电容会形成 RC 延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。下拉电阻的设定的原则和上拉电阻是一样的。OC 门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于 100uA,设输出口驱动电流约 500uA，标准工作电压是 5V，输入口的高低电平门限为 0.8V(低于此值为低电平)；2V(高电平门限值)。选上拉电阻时：500uA x 8.4K= 4.2 即选大于 8.4K 时输出端能下拉至 0.8V 以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于 0.8V 即可。当输出高电平时，忽略

25、管子的漏电流，两输入口需 200uA x15K=3V即上拉电阻压降为 3V，输出口可达到 2V，此阻值为最大阻值，再大就拉不到 2V 了。选 10K 可用。COMS 门的可参考 74HC 系列设计时管子的漏电流不可忽略，IO 口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）此外，还应注意以下几点：EDA365 论坛网站|PCB 论坛网|PCB layout 论坛|SI 仿真技术论坛! f* f( N6 D. ) h0 GA、要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。EDA365 论坛网! M“ v. t) Q% g) ) U# I) H# VB、如果有上拉电阻那它的端口在默认值为高电平你要控制它必须用低电平才能控制如三态门电路三极管的集电极，或二极管正极去控制把上拉电阻的电流拉下来成为低电平。反之，EDA365“ k0 i“ ?, Z Y$ f7 F- JC、尤其用在接口电路中,为了得到确定的电平,一般采用这种方法,以保证正确的电路状态,以免发生意外,比如,在电机控制中,逆变桥上下桥臂不能直通,如果它们都用同一个单片机来驱动,必须设置初始状态.防止直通