1、 课后答案网1计算机组成原理 第四版 白中英主编第一章1 模拟计算机的特点是数值由连续量来表示，运算过程也是连续的。数字计算机的主要特点是按位运算，并且不连续地跳动计算。模拟计算机用电压表示数据，采用电压组合和测量值的计算方式，盘上连线的控制方式，而数字计算机用数字 0 和 1 表示数据，采用数字计数的计算方式，程序控制的控制方式。数字计算机与模拟计算机相比，精度高，数据存储量大，逻辑判断能力强。2 数字计算机可分为专用计算机和通用计算机，是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。3 科学计算、自动控制、测量和测试、信息处理、教育和卫生、家用电器、人工智能。4 主要设计思想
2、是：存储程序通用电子计算机方案，主要组成部分有：运算器、逻辑控制装置、存储器、输入和输出设备5 存储器所有存储单元的总数称为存储器的存储容量。每个存储单元都有编号，称为单元地址。如果某字代表要处理的数据，称为数据字。如果某字为一条指令，称为指令字。6 每一个基本操作称为一条指令，而解算某一问题的一串指令序列，称为程序。7 取指周期中从内存读出的信息流是指令流，而在执行器周期中从内存读出的信息流是指令流。8 半导体存储器称为内存，存储容量更大的磁盘存储器和光盘存储器称为外存，内存和外存共同用来保存二进制数据。运算器和控制器合在一起称为中央处理器，简称CPU，它用来控制计算机及进行算术逻辑运算。适
3、配器是外围设备与主机联系的桥梁，它的作用相当于一个转换器，使主机和外围设备并行协调地工作。9 计算机的系统软件包括系统程序和应用程序。系统程序用来简化程序设计，简化使用方法，提高计算机的使用效率，发挥和扩大计算机的功能用用途；应用程序是用户利用计算机来解决某些问题而编制的程序。10 在早期的计算机中，人们是直接用机器语言来编写程序的，这种程序称为手编程序或目的程序；后来，为了编写程序方便和提高使用效率，人们使用汇编语言来编写程序，称为汇编程序；为了进一步实现程序自动化和便于程序交流，使不熟悉具体计算机的人也能很方便地使用计算机，人们又创造了算法语言，用算法语言编写的程序称为源程序，源程序通过编
4、译系统产生编译程序，也可通过解释系统进行解释执行；随着计算机技术的日益发展，人们又创造出操作系统；随着计算机在信息处理、情报检索及各种管理系统中应用的发展，要求大量处理某些数据，建立和检索大量的表格，于是产生了数据库管理系统。11 从第一至五级分别为微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。采用这种用一系列的级来组成计算机的概念和技术，对了解计算机如何组成提供了一种好的结构和体制。而且用这种分级的观点来设计计算机，对保证产生一个良好的系统结构也是很有帮助的。12 因为任何操作可以由软件来实现，也可以由硬件来实现；任何指令的执行可以由硬件完成，也可以由软件来完成。实现这种转化
5、的媒介是软件与硬件的逻辑等价性。 课后答案网213 （ 略 ）第二章1 （1） 6435100)8(原6435补 10反移（2） 10.34.18)8(0原11283补反0移（3）-127-127 = -7F = -1111111-127原 = 11111111-127补 = 10000001-127反 = 10000000-127移 = 00000001（4）-1 原 = 1000 0000-1补 = 1000 0000-1反 = 1111 1111-1移 = 0000 0000（5）-1 = -00000001-1原 = 1000 0001-1补 = 1111 1111-1反 = 1111
6、 1110-1移 = 0111 课后答案网32x补 = a0. a1a2a6解法一、（1） 若 a0 = 0, 则 x 0, 也满足 x -0.5此时 a1a 6 可任意（2） 若 a0 = 1, 则 x -0.5, 需 a1 = 1即 a0 = 1, a1 = 1, a2a 6 有一个不为 0解法二、-0.5 = -0.1(2) = -0.100000 = 1, 100000（1） 若 x = 0, 则 a0 = 0, a1a 6 任意即可x补 = x = a0. a1a2a6（2） 若 x -0.5只需-x 0x补 = -x, 0.5补 = 01000000即-x补 ARM-DRDR-I
7、RR2-ARR1-DRDR-MR30, G, ARiR/ =RWDR0, G, R0iPC-ARM-DRDR-IRR3-ARM-DRDR-R 课后答案网19QQSET CLRDC5 脉 冲时 钟 源CLRS 32+5V RQQSET CLRDC2QQSET CLRDC1 QQSET CLDC4QQSET CLRDC3T1 T2 T5T4T35.节拍脉冲 T1，T 2，T 3 的宽度实际上等于时钟脉冲的周期或是它的倍数。此处 T1 = T2 = 200ns,T3 = 400ns，所以主脉冲源的频率应为 。MHzTf51为了消除节拍脉冲上的毛刺，环形脉冲发生器采用移位寄存器形式。图中画出了题目要求
8、的逻辑电路图与时序信号关系图。根据时序信号关系，T 1，T 2，T 3 三个节拍脉冲的逻辑表达式如下：21*C2T13T1 用与门实现，T 2 和 T3 则用 C2 的 端和 C1 的 Q 端加非门实现，其目的在于保持信号输出时延时间的一致性并与环形脉冲发生器隔离。QQSET CLRDC1 QQSET CLRDC2 QQSET CLRDC3QQSET CLRDC4 脉 冲时 钟 源CLRS 32+5VT3 T2 T 课后答案网201 2 3 4 5 6C4C1C2C3T1T2T36. 字 节9648*)10(7. M = GS3 = H+D+FS2 = A+B+H+D+E+F+GS1 = A+
9、B+F+GC = H+D+Ey+Fy+G8. 经分析， （d, i, j）和（e, f, h）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的 a, b, c, g 四个微命令信号可进行直接控制，其整个控制字段组成如下：a bc g 01d 01e i f 1 j 1 h * * * *9. P1 = 1，按 IR6、IR5 转移P2 = 1，按进位 C 转移10. (1)将 C，D 两个暂存器直接接到 ALU 的 A，B 两个输入端上。与此同时，除 C，D 外，其余 7 个寄存器都双向接到单总线上。移 位 器 R3 MARMDRR2R1R0DCIR MPCALU+1 +
10、1B 课后答案网21(2)M-DR-IR,PC+1R1-MDRM-DR-CR2-MDRM-DR-DC+D-MDRMDR-M,R2-DD+1-R2PC-MAR测 试取 指取 源 操 作 数取 目 的 操 作 数加存 回修 改送 回 继 指 令 地 址11. (1)假设判别测试字段中每一位作为一个判别标志，那么由于有 4 个转移条件，故该字段为 4 位。下地址字段为 9 位，因为控存容量为 512 单元。微命令字段则是（48-4-9）=35 位。(2)对应上述微指令格式的微程序控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P 字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令
11、寄存器。地址转移逻辑的输入是指令寄存器的 OP 码、各种状态条件以及判别测试字段所给的判别标志（某一位为 1） ，其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。OP微 地 址 寄 存 器 地 址 转 移逻 辑控 制 存 储 器地 址 译 码 P字 段 控 制 字 段指 令 寄 存 器 IR 状 态 条 件 微 命 令 信 号12. (1)流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性 nsi10max(2)遇到数据相关时，就停顿第 2 条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟 2 个时钟周期。(3)如果
12、在硬件设计上加以改进，如采用专用通路技术，就可使流水线不发生停顿。 课后答案网2213. (1)1 2 3 451 2 3 451 2 3 45 0t12t34t5 6t7 8t9 t19 20 1 23 4 5 15 16时 间 T空 间 SWBMEXIDF(2) 秒条 /1*3.8*)20()( 6nKH(3) 7.415)1(TpsS14.WBEXIDF空 间 S 时 间 T 1 23 4 56 7 8I11I11 I22I22 非流水线时间图WBEXIDF空 间 S 时 间 T 1 23 4 56 7 8I11I11I2222 流水线时间图333I3 I44I44 5555如上两图所示
13、，执行相同的指令，在 8 个单位时间内，流水计算机完成 5 条指令，而非流水计算机只完成 2 条，显然，流水计算机比非流水计算机有更高的吞吐量。15. 证：设 n 条指令，K 级流水，每次流水时间 则用流水实现 Tp = K+(n-1) TpH非流水实现 Ts = Knsn 11)-(nnKTpsnH 课后答案网23n-时， Hspn=1 时， ， 则可见 n1 时 TsTp，故流水线有更高吞吐量116.(1)写后读 RAW(2)读后写 WAR(3)写后写 WAW17.(1)I1I2译 码 段 执 行 段 写 回 段2 I1I3I4 I2 I156 24I3I6 I5I43 I26I3 I5I
14、6 I6取 /存 加 法 器 乘 法 器 I3I4(2)I12I34 I56FDEWEEWF D EE EWWFD WEE W 课后答案网24第六章1. 单总线结构：它是一组总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。其结构如图所示。单总线的优点是允许 I/O 设备之间或 I/O设备与内存之间直接交换信息，只需 CPU 分配总线使用权，不需要 CPU 干预信息的交换。所以总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度。故多为小型机和微型机采用。CPU内 存 设
15、 备 接口 设 备 接口系 统 总 线双总线结构：它有两条总线，一条是内存总线，用于 CPU、内存和通道之间进行数据传送；另一条是 I/O 总线，用于多个外围设备与通道之间进行数据传送。其结构如图所示。双总线结构中，通道是计算机系统中的一个独立部件，使 CPU 的效率大为提高，并可以实现形式多样而更为复杂的数据传送。双总线的优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处理器，所以双总线通常在大、中型计算机中采用。CPU内 存 通 道I/O接 口 I/O接 口I/O总 线内 存 总 线三总线结构：即在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是：内存
16、总线，输入/输出（I/O）总线和直接内存访问（DMA ）总线，如图所示。内存总线用于 CPU 和内存之间传送地址、数据的控制信息；I/O 总线供 CPU 和各类外设之间通讯用；DMA 总线使内存和高速外设之间直接传送数据。一般来说，在三总线系统中，任一时刻只使用一种总线；但若使用多入口存储器，内存总线可与 DMA 总线同时工作，此时三总线系统可以比单总线系统运行得更快。但是三总线系统中，设备到不能直接进行信息传送，而必须经过 CPU 或内存间接传送，所以三总线系统总线的工作效率较低。CPU内 存 接 口磁 盘 机 打 印 机 显 示 器接 口接 口 I/O总 线DMA总 线内 存总 线2. (
17、1)简化了硬件的设计。从硬件的角度看，面向总线是由总线接口代替了专门的 I/O 接口，由总线规范给出了传输线和信号的规定，并对存储器、I/O 设备和 CPU 如何挂在总线上都作了具体的规定，所以，面向总线的微型计算机设计只要按照这些规定制作 CPU 课后答案网25插件、存储器插件以及 I/O 插件等，将它们连入总线即可工作，而不必考虑总线的详细操作。(2)简化了系统结构。整个系统结构清晰，连线少，底板连线可以印刷化。(3)系统扩充性好。一是规模扩充，二是功能扩充。规模扩充仅仅需要多插一些同类型的插件；功能扩充仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严格的限制。这就使系统扩充
18、既简单又快速可靠，而且也便于查错。(4)系统更新性能好。因为 CPU、存储器、I/O 接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的插件插到底板上对系统进行更新，而这种更新只需更新需要更新的插件，其他插件和底板连线一般不需更改。3. “A”的 ASCII 码为 41H = 01000001B，1 的个数为偶数，故校验位为 0；“8”的 ASCII码为 38H = 00111000B，1 的个数为奇数，故校验位为 1。停止位 起始位 数据位 数据位 数据位 数据位 数据位 数据位 数据位 数据位 校验位 停止位 起始位 数据
19、位 数据位 数据位 数据位 数据位 数据位 数据位 数据位 校验位 停止位0 1 23 45 6 70 1 23 45 6 74.5.中央仲裁器 设 备 接 口 0设 备 接 口 1设 备 接 口 nBSRBG DA6.中央仲裁器 设 备 接 口 0设 备 接 口 1设 备 接 口 nBG0BG1BGnRRR7. 课后答案网26竞 争 设 备 竞 争 号 设 备 竞 争 号接 其 它 设 备仲 裁总 线 AB7iAB0W7 Wi W0CN7 CNi CN08.C9.B、A、C10.A11.D12.A13.14.D、C、A、B15.B、A、E、D、C16.C、A、B 、 D、E17. PCI
20、总线上有 HOST 桥、 PCI/LAGACY 总线桥、PCI/PCI 桥。桥在 PCI 总线体系结构中起着重要作用，它连接两条总线，使彼此间相互通信。桥是一个总线转换部件，可以把一条总线的地址空间映射到另一条总线的地址空间上，从而使系统中任意一个总线主设备都能看到同样的一份地址表。桥可以实现总线间的猝发式传送，可使所有的存取都按 CPU 的需要出现在总线上。由上可见，以桥连接实现的 PCI 总线结构具有很好的扩充性和兼容性，允许多条总线并行工作。18. 分布式仲裁不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每
21、个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消它的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上，分布式仲裁是以优先级仲裁策略为基础。 课后答案网27竞 争 设 备 竞 争 号 设 备 竞 争 号接 其 它 设 备仲 裁总 线 AB7iAB0W7 Wi W0CN7 CNi CN019.总线的一次信息传送过程，大致可分为：请求总线，总线仲裁，寻址，信息传送，状态返回。地 址 数 据总 线 时 钟启 动 信 号读 命 令地 址 线数 据 线认 可20. 70*8 = 560MHz/s第七章1D2C、D、C 、 A3(1)32*12*2 = 768
22、 字节(2)3000*12*16 = 576000 位 = 72000 字节(3)(4)50*(11+1)*(32+6)*(16+4)*(12+4) = 7.3MHz4(1)80*25*1 = 2000B80*25*60 = 1.2*105 字符/s带宽1.2*10 5 字符/s(2)60*(7+1)*(80+34)*(7+1)*(25+7) = 14MHz点计数器: 课后答案网28字计数器: 114行计数器: 8排计数器: 32(3)5 MB1*25604162*40*9*512 = 360KB7设读写一块信息所需总时间为 tB，平均找道时间为 ts，平均等待时间为 tl，读写一块信息的传
23、输时间为 tm，则tB = ts+tl+tm假设磁盘以每秒 r 转速率旋转，每条磁道容量为 N 个字，则数据传输率 = rN 个字/秒。又假设每块的字数为 n，因而一旦读写头定位在该块始端，就能在 秒的)/(rNntm时间中传输完毕。tl 是磁盘旋转半周的时间，t l = （1/2r）秒。由此可得：21秒rNtsB8(1)275*12288*4 = 12.89MB(2)(3) sK/6018*603(4) m2(5) 台 号 柱 面 (磁 道 )号 盘 面 (磁 头 )号 扇 区 号16 15 4 6 5 43 0此地址格式表示有 4 台磁盘，每台有 4 个记录面，每个记录面最多可容纳 512
24、 个磁道，每道有 16 个扇区。9 ms5.7210*2460平 均 等 待 时 间平 均 查 找 时 间存 取 时 间 KBDr/8910360 转/分 = 60 转/秒 = 60 道/秒60 道/秒*15 扇区/道*512B/扇区 = 450KB/秒写入 4096B 需时： msB9.8/4506秒由于找道时间为 1040ms，故平均找道时间为 25ms，最大找道时间为 40ms所以平均需时：25ms+8.9ms = 33.9ms最长需时：40ms+8.9ms = 课后答案网2911(1) msmvCD/640/2180字 节秒字 节 (2)传送一个数据块所需时间为秒秒字 节字 节 12
25、5/180t一个数据块占用长度为msmtvl 06.*/2每块间隙 L = 0.014m，数据块总数为块19867460l故磁带存储器有效存储容量为19867 块*1K 字节 = 19867K 字节121 1 0 1 0 1 0 0 1 1 0NRZNRZ1PMFMMF13(1)磁盘内径为：9 英寸-5 英寸 = 4 英寸内层磁道周长为 英 寸.315*.2R每道信息量 = 1000 位/英寸*31.4 英寸 = 3.14*104 位磁盘有 100 道/英寸*5 英寸 = 500 道盘片组总容量：20*500*3.14*10 4 = 3.14*108 位 = 314 兆位(2)每转即每道含有信
26、息量 3.14*104 位，即 3.925*103B分 钟转转转 /1602/27/10*925.33sBsM14(1)(30*10 -3+10*10-3+3000/500*10-3)*2+4*10-3*1000 = 96s(2) (30*10-3+5*10-3+3000/1000*10-3)*2+4*10-3*1000 =80s15(1)存储容量从大到小依次为：活动头磁盘存储器，光盘存储器，主存，软磁盘，高速缓存，寄存器组存储周期从大到小依次为：软磁盘，光盘存储器，活动头磁盘存储器，主存，高速缓存，寄存器组(2) 课后答案网30(3)16刷新存储器是用来存储一图像信息以不断提供刷新图像的信号
27、。其存储容量由图像分辨率和灰度级决定。1024*1024*24bit = 3MB17(1)1024*768*3 = 2.25MB(2)1024*768*3B*72/s = 162MB/s18 道转转 /275/60/4185BsB2*220*2775 = 1.16MB第八章1.A、B、C2.B3.A4.C5.组织外围设备和内存进行数据传输；控制外围设备；选择；数组多路；字节多路6.能响应，因为设备 A 的优先级比设备 B 高。若要设备 B 总能立即得到服务，可将设备 B从第二级取出来，单独放在第三级上，使第三级的优先级最高，即令 IM3 = 0。7.依次处理设备 A，设备 D，设备 G 的时间为：T1 = t1+t2+t3+t4+tAT2 = t1+t2+t3+t4+tDT3 = t1+t2+t3+t4+tG总时间为 T = T1+T2+T3 = 3*( t1+t2+t3+t4)+ tA + tD + tG8.(1)中 断 处 理 程 序L0中 断 处 理 程 序1中 断 处 理 程 序L2中 断 处 理 程 序3中 断 处 理 程 序L4中 断 处 理 程 序中 断 处 理 级 屏 蔽 位L0级11L1级 L2级 L3级 L4级0001 00 00111(2)
