1、EDA 技术参考实验报告实验名称： 8 位数字频率计设计与实现 指导老师： 沈晓峰 2003 年 9 月实验任务四1、实验题目：8 位数字频率计设计与实现2、实验要求：（1）用 VHDL 完成 8 位数字频率计的设计及时序仿真。 （2）频率测量范围：0 99999999 Hz。（3）基准频率：20 MHz、10MHz、5MHz 可选。 （4）用实验系统箱实现该频率计，并用数码管显示所测的频率值。3、实验目的：使学生掌握比较复杂的电子系统的设计思想和设计方法。较深入地领会现代 EDA 技术在电子系统设计中的重要作用。培养学生完成实际动手设计、硬件实现与验证的能力。参考实验报告四一、设计文件及编译
2、处理（一）测频的基本原理计算每秒内待测信号的脉冲个数。图中 clk 为参考时钟；tsten 为测频使能信号（计数使能宽度为 1s） ；load 为数据锁存控制信号；clr_cnt 为测频清零信号。（二）8 位数字频率计的顶层原理图由顶层原理图可知，8 位数字频率计包括以下模块：分频模块、测频控制模块、32 位寄存模块、8 选 1 模块、七段译码模块和十进制计数器模块。（三）各模块的 VHDL 设计程序1、十进制计数器模块2、BCD 码-七段译码模块：3、分频模块4、测频控制模块5、32 位寄存模块6、8 选 1 模块7、扫描控制模块二、系统构成及测量结果时序仿真结果（所测频率为 500Hz）：三、实验结果本实验是一个比较复杂的完整的电子系统的设计与实现。其重点内容是培养学生利用 EDA 技术完成电子系统设计、仿真验证、硬件实现的综合能力和创新能力，最终利用实验系统箱这一硬件平台，完成硬件的实现和测量结果的显示，培养学生的实际动手设计、实现电子系统的能力。通过此次实验，可以较深入掌握用 VHDL 语言描述电子系统的设计方法，以及电子系统的调试、仿真的手段和技巧。从时序仿真波形和下载到实验系统箱的硬件验证，可知所设计的 8 位数字频率计完全满足功能要求。
