1、只有认真总结过的东西，才是自己的。-Jerry KingCadence SPB15.7 快速入门视频教程目录Capture CIS 原理图及元件库部分 第 1-15 讲第 1 讲 课程介绍，学习方法，了解 CADENCE 软件Cadence 下几个程序说明Design Entry CIS 系统级原理图设计Design Entry HDL 芯片设计Layout plus orcad 自带的 pcb 板布局布线工具，功能不是很强大，不推荐使用Pcb Editor Pcb librarian Cadence 带的 PCB 布局布线 封装设计PCB Router pcb 自动布线 Pcb SI Sig
2、Xplorer Pcb 电路板信号完整性仿真OrCAD Capture CIS 对元件管理更方便相对于 OrCAD CaptureI 放大 O 缩小页面属性设置 optionsDesign Template optionsSchematic Page Properties第 2 讲 创建工程，创建元件库原理图元件库，某元件分成几个部分，各部分间浏览 ctrl+N ctrl+B元件创建完后修改 footprint 封装，optionsPackage Properties第 3 讲 分裂元件的制作方法1、homogeneous 和 heterogeneous 区别homogeneous,芯片包含几
3、个完全相同的部分选择该模式，画好第一个 part 后，后面的 part 会自动生成，因为完全一样。但是引脚编号留空了，要自己再设置引脚编号。heterogeneous 芯片包含几个功能部分，可按照功能部分分成几个部分。ctrl+N ctrl+B 切换分裂元件的各个部分原理图画完之后，要对各元件自动编号，在项目管理窗口选择项目，点击toolsannotate,在 Action 下面选择相应的动作。2、创建 homogeneous 类型元件3、创建 heterogeneous 类型元件第 4 讲 正确使用 heterogeneous 类型的元件1、 可能出现的错误Cannot perform an
4、notation of heterogeneous part J?A(Value RCA_Octal_stack ) part has not been uniquely group(using a common User Property with differing Values) or the device designation has not been chosen2、 出现错误的原因分裂元件分成几个 part,并且用了多片这样的分裂元件。Cadence 搞不清楚每个 part 具体是哪个芯片的，需要手动设定3、 正确的处理方法只有认真总结过的东西，才是自己的。-Jerry King
5、在原理图元件库中，编辑某个分裂元件的 part 属性，在 part 属性中加入新的属性，如 package,value 为 1 ，把新的元件放置到原理图中，双击它，在弹出的 Property Editor 中，设置属性 package,如果几个 part 属于同一片芯片，就设成相同的 Value，不同的芯片设成不同的 value 值。执行 toolsannotatePackagingphysical packaging 下的框里面，把power_gnd 改成刚才修改的 package,即告诉 cadence，按照 package 这个属性的值，来区分芯片。再执行自动编号功能。第 5 讲 加入元
6、件库，放置元件1、如何在原理图中加入元件库2、如何删除元件库3、如何在元件库中搜索元件4、放置元件使用 Design Cache 中的元件，可以使整个原理图中的元件外观都一致，比如电容。5、放置电源和地第 6 讲 同一个页面内建立电气互连1、 放置 wire，90 度转角，任意转角使用快捷键 w 画线，b 总线 p 放置元件 G 地或者电源 n 放置 net 在连线的终点 双击按住 shift，可以任意角度画线2、wire 的连接方式3、十字交叉 wire 加入连接点方法，删除连接点方法4、放置 net alias 方法5、没有任何电气连接管脚处理方法 放置 no connect ,叉号,必须
7、放置叉号，否则在后面的检测中会报错。6、建立电气连接的注意事项两个元件的管脚，用线进行连接，不推荐直接放在一起，防止之后 back annotate 时产生错误。第 7 讲 总线的使用方法1、放置总线2、放置任意转角的总线3、总线命名规则 EM0:32 EM 和之间不要加空格4、把信号连接到总线5、重复放置与总线连接的信号线6、总线使用中的注意事项7、在不同页面之间建立电气连接 off-page connector 连接不同页面间的元件，net 只能在页面内部形成互联第 8 讲 browse 命令的使用技巧1、浏览所有 parts，使用技巧2、浏览所有 nets，使用技巧 在 net 列表中双
8、击 net 名称，可以在 page 中高亮显示所有这一 net。3、浏览所有 offpage connector，使用技巧 使用比较方便，可以查看是否确实在不同页面之间只有认真总结过的东西，才是自己的。-Jerry King4、浏览所有 DRC makers，使用技巧第 9 讲 搜索操作使用技巧1、搜索特定 part2、搜索特定 net3、搜索特定 power4、搜索特定 flat netsedit find flat net,会把所有的与这个 net 号相连的都显示出来第 10 讲 元件的替换与更新1、replace cache 用法2、update cache 用法3、replace ca
9、che 与 update cache 区别一次性替换原理图中所有的某个元件 比如，要更换元件的某个属性如 footprint. 在工程管理窗口 原理图下的 Design Cache 下的元件列表中，右键选择 Replace Cache 选择 replace 元件属性，保留元件属性不起效果Upgrate cache 用于 Design Cache 与元件库中的元件实时更新右键 Design Cache 文件夹，选择 cleanup cache，可以把原理图中没用到，但在 cache 中存在的备份删除掉第 11 讲 对原理图中对象的基本操作1、对象的选择2、对象的移动3、对象的旋转4、对象的镜像翻
10、转5、对象的拷贝、粘贴、删除选择多个元件：按住键，单击需要的元件选中某个元件，并拖动的时候，连接关系还是连接的 如果要切断这些连线，只是移动元件，就按住键同时拖动元件元件移动过程中，与连线接不上，解决的方法 Miscellaneous打钩 旋转元件 选中后按 ，有时候元件离原理图页面边框太近，按字母可能旋转不了，原因是空间不够元件镜像 选中元件水平（快捷键）或者垂直（快捷键）第 12 讲1、修改元件的 VALUE 及索引编号方法2、属性值位置调整3、放置文本-编辑文本时换行时 ctrl+enter！4、文本的移动、旋转、拷贝、粘贴、删除5、编辑文字的大小、字体、颜色6、放置图形原理图页面文本中
11、换行 只有认真总结过的东西，才是自己的。-Jerry King第 13 讲 如何添加 footprint 属性1、 在原理图中修改单个元件封装信息 双击某个元件，在弹出的 Property Editor 中，修改元件的 footprint 信息，属性列表默认是横排显示，使其竖排显示的方法：鼠标放到属性栏最左上角，鼠标变成黑色向下箭头，右键选 pivot手动输入2、 在元件库中修改封装信息，更新到原理图元件库中选择某元件 optionspackages propertities 通过 replace cache 把元件库中的修改带到原理图中。在 Design Cache 中，右键选择 repla
12、ce cache ,在弹出的对话框中，选择replace schematic propertities 原来在原理图页面中的元件的属性信息就取消了，如元件编号，元件需要重新编号注意分裂元件的编号问题3、 批量修改元件封装信息选中多个元件，右键，edit properties,鼠标选中 pcb footprint,右键选择 Edit在工程管理窗口中选择某个页面，右键，edit object properties，在列表中修改或者选中整个工程文件 *.dsn,右键选择 edit object properties可以选中几个表格，同时进行修改删除方法 delete properties,只是删除属
13、性的值，该属性不会被删掉。注意不同大小的电容，封装可能不一样两种方法：（1） 直接针对元件修改， 分裂元件建议使用直接修改的方式 （2）在 property editor 中选择元件修改4 检查元件封装信息是否遗漏的快速方法选中某页面或者整个工程，右键选择 edit object properties,在弹出的表格中逐个检查有无遗漏。第 14 讲 生成网表1、 生成 netlist 前的准备工作检查原理图的逻辑功能是否正确 各器件之间的电气连接是否正确，对整个工程进行通篇检查。对整个工程的元件进行重新编号对整个工程进行电气特性检查2、生成 netlist 方法第 15 讲 原理图后处理1、 生
14、成元件清单 选中*.dsn,选择 toolsBills of Materials 会统计所有相同的元件的数目，比如用到的相同的去耦电容的个数2、打印原理图设定打印边框或者 title block,每个页面单独设置，右键，Schematic page propertiesgrid reference 选择打印或者不打印边框或 title block。总结原理图绘制的流程：1、 元件库绘制，尤其是分裂元件，根据功能和输入输出绘制。只有认真总结过的东西，才是自己的。-Jerry King2、 调用元件库，绘制原理图3、 原理图反复检查，纠错4、 对整个工程的元件进行重新编号5、 对整个工程进行电气特
15、性检查6、 以上无误后，生成 netlist 网络报表（建好封装）7、 原理图后续处理，包括生成元件报表和打印原理图处理。经常用到的快捷键：capture CIS原理图放大 I in缩小 o out画线 W 总线 放置元件地或电源放置网络放置互连线时的任意角度 按住 shift 画线选择多个元件：按住 ctrl 键，单击需要的元件选中某个元件，并拖动的时候，连接关系还是连接的 如果要切断这些连线，只是移动元件，就按住键同时拖动元件旋转元件 选中后按 ，有时候元件离原理图页面太近，按字母可能旋转不了，原因是空间不够元件镜像 选中元件 水平（快捷键）或者垂直（快捷键）文本换行 ctrl+enter
16、元件库分裂元件在几个 part 之间浏览 ctrl+N ctrl+B只有认真总结过的东西，才是自己的。-Jerry King第 16 讲 高速电路设计流程，本教程使用的简化流程设计即正确原则，争取一次成功高速电路设计流程： 原理图逻辑功能设计、生成 netlist PCB 板数据库准备 板框、层叠、电源、地 导入 netlist 关键器件预布局（如插口位置、高速器件） 布线前仿真、解空间分析，约束设计、SI 仿真、PI 仿真、设计调整 约束驱动布局、手工布局 约束驱动布线、自动布线、手工拉线可能需要调整层叠设计 布线后仿真 修改设计 布线后验证 设计输出、PCB 板加工 PCB 功能调试、性能
17、测试1、电路设计是充满直觉的过程，直觉来源于以往的经验2、不盲从已有的经验，经验有正确的也有错误的，用怀疑的眼光去看待3、正确的经验：什么情况下是正确的？为什么能解决问题？机理是什么？4、错误的经验：为什么错误？如果使用错误的经验，会产生哪些问题？原理是什么？如何快速积累经验：【高手在平时都在想什么，高手是如何快速养成的】 学习 SI PI（电源完整性） EMC 设计的基本原理 向高手学，而不是向老手学，高手和老手不是一个概念。理论支撑，理论在实践中不断的验证过。知其然，也知其所以然。 仔细分析学到的经验做法，对么？什么时候对，什么时候不对？ 设计中仿真，得到一个预期的性能目标。仿真不能解决一
18、切问题，但可帮助我们快速积累正确的经验 后期测试，对比仿真结果。哪些问题达到了预期结果，哪些没达到？为什么有这样的结果？有什么没有考虑到?分析背后的机理，总结经验。加工误差 下次设计中把积累的经验用上，重复这一过程，再测试，很多问题应该已经解决了，还有什么解决的不好，为什么？分析，积累。重复此过程。 。 。简化流程【cadence 软件最基本的部分 】1、 建零件库 焊盘 零件封装2、 创建电路板 机械结构 尺寸 层叠结构预定义3、 导入网表4、 设定电气规则 线宽 线距 其他规则5、 布局、布线6、 布线后调整 零件编号 丝印 DRC7、 设计输出 gerber 文件 drill 文件 图纸
19、只有认真总结过的东西，才是自己的。-Jerry King学习方法：从简单的开始，把整个过程快速走一遍，先掌握流程，在已有基础上再不断扩充。没有什么东西可以一步到位，一劳永逸。循序渐进，步步为营第 17 讲 Allegro 常用软件模块介绍，各个软件模块之间的关系工具介绍Allegro PCB Editor用于创建修改设计文件，是主要的设计工具。可以单独启动，也可以在工程管理器中启动。有两种模式：layout mode 和 symbol creation mode。当我们进行手工布局布线时，就工作在 layout mode 模式下。symbol creation mode 中可以创建及修改 Pa
20、ckage symbol、mechanical symbol、format symbol、shape symbol、flash symbol。Padstack Designer创建及修改焊盘 panstacksAllegro 在创建零件封装时，焊盘需要单独设计，必须使用这个工具先创建焊盘。DBDoctor用于检查设计数据中的错误，在设计的每一个阶段执行，可以部分修改错误。在生成光绘文件前必须进行 DBDoctor 检查。Allegro Constraint ManagerAllegro 约束管理器，布局布线约束规则的创建、管理、评估、检查等，如各种物理间距，线长，线宽等。可以与 Allegro
21、PCB Editor 和 Allegro PCB SI 等完美集成，非常方便进行交互设计。Allegro PCB SI电路板信号完整性仿真工具，反射、串扰等噪声分析。布线前后都可以使用，布线前主要进行约束规则的开发。Allegro PCB PI电源完整性仿真工具。(15.7 版本) 不能仿真电源平面分割情况，可用其他工具替代。工具之间的关系只有认真总结过的东西，才是自己的。-Jerry KingC o n s t r a i n t M a n a g e rL o g i c D e s i g nA l l e g r o D e s i g n E n t r y H D L ,A l
22、l e g r o D e s i g n E n t r y C I S o r t h i r d - p a r t yP h y s i c a l l a y o u tA l l e g r o P C B E d i t o rA l l e g r o P C B R o u t e rD e s i g n A n a l y s i sA l l e g r o P C B S IM a n u f a c t u r i n g O u t p u tA l l e g r o P C B E d i t o rD e s i g n d a t aF o r w a r
23、 d E C O sBackannotationP l a c e m e n t / R o u t i n g D a t aA n a l y s i s D a t aL i b r a r y D e v e l o p m e n tL o g i c D e s i g n T r a n s f e rL a y o u t P r e p a r a t i o nD e s i g n L a y o u tL a y o u t C o m p l e t i o nAllegro 名词解释Groups 是将 1 个或 1 个以上的对象设定为同一群组Comps Compo
24、nent，是带有零件序号(RefDes)的 Allegro 零件Symbols 是指所有板中的 Allegro 零件，不管其是否带有零件序号(RefDes)Functions 是指 Component 中的 Gate，例如：排阻中的一个电阻Nets 是指 1 条讯号线Pins 是指零件脚只有认真总结过的东西，才是自己的。-Jerry KingVias 是指贯孔、贯穿孔或称导通孔Clines 是指带有电气特性的走线 ( 其范围是 Pin To Pin、 Pin To Via、Via To Via 之间的 1 条走线 )Lines 是指没有电气特性的一般线段，例如：板外框、Shapes 是指任意多
25、边形的 Shape、空心的长方形及实心的长方形Voids 是指任意多边形 Shape 中的挖空部份Cline Segs Cline Segment 是指 Cline 中 1 条没有转折的线段Other SegsLine Segment 是指 Line 中 1 条没有转折的线段Figures 是指图形符号，例如：钻孔符号DRC Errors 是指出违反设计规范的位置及其相关信息Text 是指文字Ratsnests 是指鼠线 ( 即讯号线未完成的联机关系 )Rat Ts Ratsnest T-point 是指 T 点，为呈 T 型的 Ratsnest，第 18 讲 Allegro PCB Edit
26、or 软件操作界面介绍Filechange editor用于切换软件组件 在页面的标题栏会有提示只有认真总结过的东西，才是自己的。-Jerry King工程文件的浏览窗口，显示当前浏览的是图中白色框中的位置。可以 shift+左键进行拖动cmd 是当前操作的命令，再下面是鼠标的坐标第 19 讲 allegro 中两个重要的概念：class 和 subclass 是什么。Cadence 自带封装库的路径：C:CadenceSPB_15.7sharepcbpcb_libsymbols第 20 讲 1. Allegro 零件库封装制作的流程步骤。 表贴型元件尺寸符合 IPC7351 标准，参考软件
27、PCB Matrix IPC LP Viewer 设计表贴焊盘利用标贴焊盘设计元件封装2. 规则形状的 smd 焊盘制作方法。PCB editor UtilitiesPad Designer 表贴焊盘的设计： 1、定义，类型 single，中间层（option） ，钻孔（圆形， 内壁镀锡plated，尺寸一定为 0） 2、层的定义：BEGIN Layer（Top）层：只定义 REGULAR-PAD SOLDERMASK_TOP:只定义 REGULAR-PAD 参数 ，大于 Begin layer 层 0.1mm注：几个英文词汇解释SOLDERMASK 阻焊层，用于绿油开窗。通常在阻焊层上除了过
28、孔或焊盘之外，整面都是铺满的，在电路板制作的时候制作绢丝，再以绢丝将防焊油印制到电路板上。PASTEMASK 助焊层，一般 SMD 焊盘才有，大小跟 SMD 焊盘一样，顾名思义，就是帮助焊接的。表示锡膏防护层，SMD 采用电路设计软件产生的锡膏防护层制成钢模，而钢模上的孔就对应着电路板上的 SMD 原件的焊点，在元件焊接的时候先将干莫盖在电路板上，然后将锡膏透过钢模加在电路板上之后将 SMD 元件放上去，通常钢模上的孔径大小会比实际焊点铜模小一点。FILMMASK 加测点和摆放测点会用的，是测点与测点之间的安全距离。没什么用，因为出图时是不会出这一层的，所以不了解这个也没关系。3 表贴元件封装
29、制作方法。步骤：只有认真总结过的东西，才是自己的。-Jerry King设置工作区尺寸 Setupdrawing size设置工作区栅格点 SetupGrids画丝印层外框、无电气层外框、装配层外框画参考编号 在丝印层和装配层都有参考编号详细步骤 丝印层画元件的外框，在命令行输入坐标，x 0 0 表示坐标原点 ix 1,表示 x方向增量为 1，iy -1,y 方向增量为-1,完成后右键选择 done，也可按快捷键F2,完成 Place Bound,无实际电气连接含义，用于在画板时，DRC 检查，防止原件重叠画矩形框即可，比原件稍微大一点，可参考 IPC7351 标准 参考编号 在 Assemb
30、ly_Top 层和 Silkscreen_Top 层都增加元件标号 layoutLablesRef desAssembly_Top 为装配层移动、复制、删除，使用工具栏上的图标4. 0805 贴片电容的封装制作实例。第 21 讲 1. BGA272 封装制作 TI DSP67132. 如何设置引脚名称，如何修改引脚布局与上一讲基本相同第 22 讲 如何创建自定义形状焊盘第一步，建立图形文件 PCB Editor 软件第二步，利用图形文件创建焊盘 Pad Designer 软件建立图形文件中，软件默认认为，铜皮必须是一个 shape，不能是多个 shape 叠加在一起，使用 shapeMerge
31、 shape,将多个图形组合成一个图形建完图形是要创建成元件，FileCreat Symbol修改 Pad 路径和 Symbol 路径，以便在 Pad Designer 中调用该图形。SetupUser PreferencesDesign_paths 下 padpath 和 psmpath第 23 讲 SOIC 类型封装制作第 24 讲 PQFP 类型封装制作，学习引脚的旋转方法右键 Rotate1mil=0.0254mm ,1mm40mil第 25 讲 包含通孔类引脚的零件制作，零件制作向导的使用1、在 PCB Editor 中创建 Flash Symbol，之后，Filecreat sym
32、bol 2、在 pad designer 中利用创建的 Flash Symbol，制作焊盘3、再利用焊盘制作封装一般焊盘同时做方形和圆形两种，方形用于 1 号引脚只有认真总结过的东西，才是自己的。-Jerry King有散热焊盘 Thermal Relief，大小和 Regular Pad 一致，Anti Pad 比一般焊盘大0.1mm通孔类焊盘通常比管脚大 10mil 即可 阻焊层 Top 和 Bottom 都要，助焊层 Top和 Bottom 也都要。内层：中间层用刚才创建的 Flash Symbol使用 Pad Design 软件制作焊盘时，执行 Filecheck,检查制作的焊盘是否有
33、问题，然后再保存利用向导制作零件封装第 26 讲 包含非电气引脚的零件制作方法 如元件的安装孔无电气属性的安装孔，在 layer 层设置的时候，只需要设置 Begin 和 end 层，其他层都设成是 NULL，无电气连接的孔，选择 Mechanical,不会产生标号第 27 讲 如何创建电路板在 Outline 层上添加 Line 作为电路板外框，电路板四个角修改成半圆形，防止割伤 ManufactureDeminsion/Draft,再依次点击四个角的两边的线添加允许布线的区域，即 routekeepin:setupAreasRoute Keepin(允许布线的区域)RouteKeepout
34、(禁止布线的区域)添加元件摆放的区域，即 Packagekeepin:方法有两种第一种，如上，setupAreas Packagekeepin第二种，EditZ-copy 命令，注意设置好 layer,Size 有两个选项 contract(收紧) 和Expand(扩张)，点击某个框，就可自动生成了。添加安装孔PlaceManually 在 advanced Setting 中勾选 Library,在 placement List 中选择Mechanical symbols,选择需要的安装孔，或者选择 Package symbols，再选择自定义的。Move 按钮，可配合右侧 Find 标签使
35、用，Find 标签用途相当于滤波器第 28 讲 设置层迭结构，创建电源层地层平面设置层叠结构 SetupCross-SectionPhysical Thickness 可以影响互联线阻抗？插入电源层 地层，layer type 设成 plane,Film type 设置成 Negative 负片内电层覆铜：EditZ-copy Find 标签 shape,Options 标签，设置好哪一层 勾选 Creat dynamic shape【内电层经常会有过孔穿越，选择该选项会自动的将这部分覆铜区域挖空】,点击 routekeepin 线框第 29 讲 导入网表，栅格点设置，DRAWING OPTI
36、ON 设置导入网表方法：Fileimport logic,在 import directory 中，加入网表文件所在的文件夹【网表文件一般保存在原理图路径下的 allegro 文件夹下】 ，点击 import Cadence导入网标后，可以在 PlaceManually 查看一下设置栅格点：跟之前一样的设置方法，可以把所有电气层设置成同一栅格点，或者每层单独只有认真总结过的东西，才是自己的。-Jerry King设置。注：执行 placeManually,手动放置元件时，采用的栅格点是非电气层的栅格点第 30 讲 手工摆放零件手工放置元件PlaceManually ,该界面右侧滤波器；点击 H
37、ide 按钮，设置页面会消失，当在PCB 板编辑页面右键Hide 时，会再次出现勾选 AutoHide,在放置元件时，设置界面会自动消失，元件放置到 PCB 编辑区时，设置界面又会自动显示。放置元件在顶层或底层，放置在底层方法，勾选 Option 标签下的 Mirror，不勾选则放置在顶层第二种方法：SetupDrawing OptionsSymbol勾选 Mirror对于已摆放的元件，改变层得方法：Edit-MirrorSetupDrawing optionsymbol,Angle 批量设置旋转的角度第 31 讲 使用原理图进行交互式摆放该方法适用于按照功能单元进行放置元件与原理图进行交互时
38、，需要先在 Design Entry CIS 中设置使能中间工具 选中原理图工程，Option Preferences勾选 Enable Intertool Communication再打开 PCB Editor 软件，点击 placeManually,在 Design Entry CIS 中，右键点击元件，选择 PCB Editor Select,或者按 Shift+s，鼠标移动到 PCB Editor 中点击即可放下元件 第 32 讲 按原理图页面进行摆放把某个页面中的所有元件一次性导入到 PCB Editor 中 原理：在 Design Entry CIS中设置元件的属性，再将该属性传递
39、到 PCB Editor 中第一步，添加某页面的元件属性在 Design Entry CIS 工程管理器中，选中某页面 点击 EditBrows-parts 选中所有零件，点击 EditPropertiesNew创建新属性 保存第二步，选择工程文件，重新建立网表，Tools Creat netlist 勾选 Creat PCB Editor Netlist点右侧的 Setup,修改该配置文件，把配置文件中的元件属性激活，即添加PAGE=YES 到 ComponentInstanceProps中第三步，勾选 Creat or Update PCB Editor Board,一定要勾选 ALLOW
40、 User Defined Properties,确定第四步，在 PCB Editor 中，导入 Netlist,Fileimportlogic ,一定注意勾选 Creat user-defined properties，Import Cadence第五步，Placequickplaceplace by properties value添加的属性及属性值 可在 Edge 选择元件摆放的位置，top bottom left right ,点击 Place,即摆放完毕。第 33 讲 使用 Allegro PCB Editor 按 room 进行摆放在 PCB Editor 中，首先将网表导进来，首
41、先对某几个元件设置属性，Edit PropertiesFind 标签-Find By name 选择 Component or pin 点击 more把这几个元件加进来Apply,-选择 room 属性，在右侧 Room Value 中，设置 Value 的只有认真总结过的东西，才是自己的。-Jerry King值。在 PCB 板上添加 room，Setup OutlinesRoom Outlines设置 Room Name Type 电路板顶层或底层在电路板上画矩形 点击 ok【Room_Type Propertites :Hard 严格将元件放到 room 里面 Soft 可以摆放到外面I
42、nclusive 其他元件可以摆放到里面】将元件加入到 room 中 PlacequickPlacePlace by room。 。 。 。-点击 place-ok第 34 讲 使用 OrCAD Capture CIS 按 room 进行摆放在 Capture CIS 中，选中要设置的元件，右键 Edit PropertitiesFilter by 选择Cadence-Allergro,找到 room 属性，编辑之-Filter by 切换到 Current Properties，Room 属性会显示出来 -重新生成网表【选中工程文件 TOOLsCreat Netlist】在 PCB Edit
43、or 中，重新导入网表【File import logic import Cadence】-在 PCB中创建 room，方法同上一讲。第 35 讲 快速布局，摆放过程中如何自动定位找到零件鼠线隐藏 DisplayBlank RatsAl l元件布局的方法：1、 把元件全部调入到 PCB 中【Place Quickplaceplace all component 】 ，2、 把原理图打印出来，对照原理图上的各分块，把元件一个个移动到 PCB 板Outline 中 在控制面板的 Find 标签中，Find by name 输入 U1,U1 就会自动挂到鼠标上，放置即可。第 36 讲 PCB 布局基
44、本知识简单介绍调整元件主要用到的命令：Edit Move Mirror Move 命令里面包含旋转1、 模拟电路和数字电路分区放置，中间可以留一定的空隙。数字电路部分的走线，不要穿越模拟电路部分 模拟：电源 运放 音频接口 数模转换2、PLL 对噪声敏感，需要局部去耦：加 emi 滤波器，电源从磁珠进来，经过EMI 滤波器，再接电容，进入到 Pll,这几个元件尽量靠近 DSP,走线越短越好。另外，元件放置在同一层，不要经过过孔，C440.1uFC450.01uF+1.8VAF3NFM21PC474R1C3D11 223 3另外 ，总线一定从最小电容引脚出来，接到 PLL 上，其他局部去耦电路也
45、一样，一定是从磁珠出来，依次经过大电容 小电容，最后从最小电容接到 clock，电源走线一般加粗。3、时钟部分，总线部分远离模拟部分4、开关电源不能离运放太近，线性电源可以5、干扰对慢速器件影响小，对高速影响大，因此可以把慢速器件放到高速和干只有认真总结过的东西，才是自己的。-Jerry King扰之间，起到一定的隔离干扰的作用。6、滤波电容的摆放，3.3V 和 1.2V 交叉均匀摆放在周围，而且电容值越小的电容，距离 DSP 越近，因为电容都有一定的去耦半径。DSP 芯片有些地方没有引脚，可以在这些地方放置最小的电容，通过过孔连接到电源层和地层；如果电容要摆几圈才能放下，注意电容值最小的在里
46、面，大电容（储能电容）放到四个角上，尽量也近一些，大电容要求不是很高。7、满足 6 的情况下，端接电阻（排阻）尽量靠近 DSP.第 37 讲 约束规则设置对话框简介，各部分关系Setup-Constraints-set standard values:可以设置某层的线与线、线与焊盘、焊盘之间间距、线宽等-Constraint Areas,设置约束区域-Extended design rulesSpace rule set,间距设计规则-Physical rule set 最小线宽 最大线宽 最小颈状线宽度、长度（涉及信号完整性的问题）第 38 讲 约束规则设置方法单独为某一网络设置线宽等约束规
47、则：第一步，添加规则：Setup Constraint -为规则命名，点击 Add-为该规则进行单独设置线宽、过孔等第二步：Edit propertiesfind 标签，Find by name,nets,找到要修改的网络ApplyTable of Contents 中，选择 Net Physical Type ,为其设置一个 Value第三步，赋值列表中修改赋值，setup constraintassignment table设置该网络画框的时候可以只选框内的某种元素，如只选过孔，关键是用好右侧控制面板的滤波器。第 39 讲 线宽线距规则设置示例电源 地走线应该越宽越好【一般走线 8Mil,
48、电源走线 20Mil】1、设置规则 SetupConstraintPhysical rule set Set ValuesAdd添加过孔大小2、为电源网络添加属性 EditProperties Find Find by name Net More添加电源网络Apply -为 Net_Physical_Type 添加 Value3、添加赋值表 setupConstraintAssignment Table时钟走线比普通信号线要宽一些 时钟线与其他线之间的间距也要宽一些，一般都设成 12Mil还有晶振相关的网络布线前应该先把这些规则设置好第 40 讲 区域约束规则设置DSP BGA 封装的引脚很密集，上一讲中设置的线宽太大，就不能走通了，此时，使用区域约束规则设置。Setup constraintConstraint Areas勾选 Areas require a Type property 点击ADD,在 PCB 板上添加一个 shape【默认是在 Constraint_Area 的 subclass】-为shape 增加属性 Attach Property,shapes-,再点击下刚才画的 shape 线 为只有认真总结过的东西，才是自己的。-Jerry KingNet_Physical_Type 和 Net_
