1、数字逻辑设计实践教学计划2013-10-9一、 基本情况：1. 总 学 时： 32 学时2. 学时比例： 1（课内）： 1（课外）3. 学 分： 1.0 学分4. 适用范围： 信息电子类专业5. 先修课程： 高等数学、物理、数字逻辑电路6. 时 间： 2013.102014.3二、 教学要求：预习要求：1 在进实验室前完成该实验相关的所有预习思考题和方案设计、方案仿真，将预习思考题的解答写在实验报告的实验原理部分，方案设计可先写在其他纸上。2 如果有条件，可在宿舍将电路搭试好后再到实验室测试3 指导教师将不定期抽查实验预习情况，如果有 2 次或 2 次以上没有预习，实验总评成绩降一等4 预习中
2、有问题可以登录电工电子实验中心的网站查找解答或提出问题。网址为：http:/，也可以直接发邮件给指导教师，具体邮件地址请询问指导教师。实验要求：1 周六的 9:3016:30。第一次实验时请仔细阅读开放实验规章制度，并在以后的实验中认真遵守。实验采用开放模式，集中授课时间为第 6、8、11、12 周，集中授课时间、地点按课程表执行。开放时间为周一的14:0021：00，周二到周四的 9：3021 ：00，周五的 9：3017 ：30,2 每次实验要带一卡通、元器件、面包板等。3 在开放时间进入实验室时，请在刷卡机上出示您的一卡通，在刷卡机分配的实验室和实验座位上完成实验。4 原则上每次开放实验
3、至少要完成一项实验内容，单次实验时间不少于 1 个小时，否则将被通报，如有特殊情况请提前和指导教师联系。开放实验总时数必须达到 15 学时（12 小时），否则将取消期末考试资格。5 实验开始前请先检查自己座位上的仪器，如有缺失和损坏请及时和值班教师联系，实验过程中如果发生仪器故障，也请和值班教师联系，值班教师检查确认后才可以更换，不允许自己更换。6 开始实验前请先在课程主页上查看和该实验相关的各种信息。实验中遇到的一般性问题应该自己解决，课程网站提供了一部分常见问题解答，可作为参考。确实解决不了再询问值班教师。对于课程网站上已经有答案的问题，值班教师将不予回答，请理解。7 实验中途请勿随意离开
4、实验室，如确实有特殊情况请向值班教师请假或者刷卡下机。中途无故离开 15分钟以上的属于严重违规行为，两次以上严重违规将取消期末考试资格。8 如有元器件损坏，可到 412 室购买。9 实验完成后请关闭仪器电源、打扫干净实验桌面，仪器归位，如开放时间段必须刷卡下机。实验报告要求：1 实验原理不需要大量的抄书上已有的内容，以回答每一节的思考题为主。2 记录实验数据时，书上已给出表格的按书上表格记录，没有的要自拟表格，原则上不允许不画表格记录数据。3 对于所有要求观察记录的波形，必须记录在坐标纸上，并标注波形的各项参数，特别注明的除外。4 所有的实验必须对测量过程中遇到的问题和结果做分析，可参考书上的
5、实验结果分析讨论要点。5 如果采用计算机记录或处理数据的话，可将结果打印后贴在实验报告的相关位置。6 如果有另外的预习报告，可粘贴在实验报告的最后一页。7 实验报告必须在指定时间完成并提交，如果有两次或两次以上无故迟交报告，实验总评成绩降一等。三、 实验教学计划周次 内容 实验模式 学时 教材06 集中上课07TTL 信号参数测量；电路安装调试与故障排除（含课程安排、要求，开放实验要求，复习仪器使用、电路接线方法规范要求等）开放实验6 第 1 章08 门电路和组合逻-OC 门、三态门 集中上课09 门电路和组合电路-数值判别、停车场交通控制系统 开放实验6 第 2 章10 组合函数设计 开放实
6、验 4 第 3 章11可编程数字系统设计基础-模值 24 或 60 的计数器设计集中上课 4 第 7 章12 时序逻辑电路 集中上课 313 开放实验14 开放实验15时序逻辑电路可编程数字系统设计基础-数字钟设计（数字钟仿真结果、硬件搭试同步验收）开放实验9第 4 章第 7 章16 期末考试 集中上课 实验内容第 1 章 数字逻辑电路实验基础1学习目标（1）认识数字集成电路，能识别各种类型的数字器件和封装；（2）学习查找器件资料，通过器件手册了解器件；（3）了解脉冲信号的模拟特性，了解示波器的各种参数及其对测量的影响，了解示波器探头的原理和参数，掌握脉冲信号的各项参数；（4）了解逻辑分析的基
7、本原理，掌握虚拟逻辑分析的使用方法；（5）掌握实验箱的结构、功能，面包板的基本结构、掌握面包板连接电路的基本方法和要求；（6）掌握基本的数字电路的故障检查和排除方法。2必做实验（1）复习仪器的使用，TTL 信号参数及其测量方法用示波器测量并记录频率为 200KHz 的 TTL 信号的上升沿时间、下降沿时间、脉冲宽度和高、低电平值。（2）1.9 节实验：电路安装调试与故障排除要求：测出电路对应的真值表，并进行模拟故障排查，记录故障设置情况和排查过程。3选做实验1.5 节实验：逻辑分析仪测量数字逻辑信号4时间要求第 6、7 周内完成，第 8 周内交实验报告第 2 章 门电路和组合逻辑1学习目标（1
8、）掌握 TTL 和 CMOS 器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响；（2）掌握通过数字器件手册查看器件静态和动态特性参数；（3）掌握不同结构的数字器件之间的互连；（4）掌握 OC 门和三态门的特性和使用方法；（5）加深示波器测量技术的训练；（6）掌握小规模组合逻辑的工程设计方法；（7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法。2必做实验（2）2.10 节 实验： SSI 组合逻辑设计及竞争-冒险现象内容 1数值判别电路内容 4.停车场交通控制系统（1）2.5 节 实验：门电路静态特性的测试内容 7用 OC 门实现三路信号分时传送的总线结
9、构内容 8用三态门实现三路信号分时传输-3选做实验（1）2.5 节 实验：门电路静态特性的测试内容 2. 分别测量 74LS04 和 74HC04 的静态参数极限值，并计算噪声容限和扇出数。内容 3. 采用示波器 X-Y 方式测量并比较 74LS04 和 74HC04 两种器件的电压传输特性Vo=f（Vi）（2）2.7 节 实验 :门电路动态特性测试（3）2.10 节 实验： SSI 组合逻辑设计及竞争-冒险现象内容 5. 竞争-冒险现象的观察和消除时间要求：第 8、9 周内完成，第 10 周内交实验报告第 3 章 组合函数设计1.学习目标（1）掌握常用中规模组合逻辑器件的功能和使用方法；（2
10、）掌握逻辑函数工程设计方法；（3）了解存储器实现复杂逻辑函数的原理和存储器的使用过程。2必做实验3.3 节实验：用 MSI 进行组合逻辑函数电路设计内容用多种方案设计 1 位全减器内容用一个 4 选 1 数据选择器实现逻辑函数内容血型配对3选做实验3.5 节 实验：用 ROM 设计组合逻辑函数电路4时间要求第 10 周内完成，第 11 周内交实验报告第 7 章 可编程数字系统设计基础1学习目标（1）了解可编程数字系统设计的流程（2）掌握 Quartus II 软件的使用方法（3）掌握原理图输入方式设计数字系统的方法和流程2必做实验（1）计数器设计设计一个模值为 24 或者 60 的计数器,完成
11、原理图设计 输入仿真 下载全部过程时间要求：第 11 周集中授课完成（2）7.1.1 节 简易数字钟的设计时间要求：12、13、14、15 周开放时间完成，数字钟仿真波形与数字钟硬件实验同步验收，实验报告与第 4 章报告合写一份，将仿真图形及结果贴入第 4 章报告。第 4 章 时序逻辑电路1学习目标（1）掌握时序逻辑电路的一般设计过程；（2）掌握时序逻辑电路的时延分析方法，了解时序电路对时钟信号相关参数的基本要求；（3）掌握时序逻辑电路的基本调试方法；（4）熟练使用示波器和逻辑分析仪观察波形图，并会使用逻辑分析仪做状态分析。2必做实验（1）4.4 节 实验：触发器设计时序逻辑电路内容 2广告流
12、水灯内容 3智力竞赛抢答器内容 5序列发生器（2）4.6 节 实验：用时序功能块设计时序电路内容 1简易数字钟内容 2序列发生器3选做实验4.6 节 实验：用时序功能块设计时序电路内容 3分频器4时间要求：第 12、13、14 、 15 周内完成，第 16 周内交实验报告第 6 章 小型数字系统设计1学习目标：（1）综合前面所学的各项内容（2）了解掌握数字系统设计的流程和方法（3）培养复杂电路连接和调试技能2提高实验：6.3 节 实验：小型数字系统设计（6.3.1 与 6.3.4 中二选一）6.3.1 十字路口交通信号控制电路6.3.4 掷骰子游戏3说明提高实验不计入总学时。期末考试：第 16 周备注：4.6 节、7.1.1 节的“简易数字钟实验”需由本班带班教师验收，EDA 部分只验收仿真波形，要求学生先通过仿真验证设计方案，然后硬件搭试。仿真波形与硬件实验同步验收，第 14、15 两周内验收完毕。成绩考核方法：1.平时： 30%2.简易数字钟实验验收： 30%3.期末考试 ： 40%
