1、常见的阻抗匹配方式1、 源端串联匹配在信号源阻抗低于传输线特征阻抗的条件下，在信号的源端和传输线之间接一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射回来的信号发生再次反射。匹配电阻选择原则，匹配电阻值与驱动器的输出阻抗之和等于传输线的特征阻抗，常见的 COMS 和 TTL 驱动器，其输出阻抗会随信号的电平大小变化而变化。因此，对 TTL或 CMOS 电路来说，不可能有十分正确的匹配电阻，只能这种考虑。链状拓扑结构的信号王不适合使用串联终端匹配，所有负责必须接到传输线的末端。串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地
2、之间引入额外的阻抗，而且只需要一个电阻元件。常见应用：一般的 CMOS、TTL 电路的阻抗匹配。USB 信号也采样这种方法做阻抗匹配。2、 并联终端匹配在信号源端阻抗很小的情况下，通过增加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配，达到消除负载端反射的目的。实现形式分为单电阻和双电阻两种形式。匹配电阻选择原则：在芯片的输入阻抗很高的情况下，对单电阻形式来说，负载端的并联电阻值必须与传输线的特征阻抗相近或相等;对双电阻形式来说，每个并联电阻值为传输线特征阻抗的两倍。并联终端匹配优点是简单易行，而易见的缺点是会带来直流损耗：单电阻方式的直流功耗与信号的占空比紧密相关；双电阻方式则无论信号是高电平还是低电平都有直流功耗，但电流比单电阻方式少一半。常见应用：以高速信号应用较多（1 ） DDR、DDR2 等 SSTL 驱动器。采用单电阻形式，并联到 VTT（一般为 IOVDD 的一半） 。其中 DDR2 数据信号的并联匹配电阻使内置在芯片中的。（2 ） TMDS 等高速串行数据接口。采用单电阻形式，在接受设备端并联到 IOVDD，单端阻抗为 50 欧姆（差分对间为 100 欧姆） 。3.RC 匹配4.二极管匹配
