1、电子科技大学电子科大 16 秋EDA 技术在线作业 1一、单选题（共 20 道试题，共 100 分。 ）1. 根据 VHDL 语法规则，下面哪个标识符是非法的标识符A. notAckB. constantC. FFT_1024_1D. state0正确答案：2. 一个完整结构的结构体由哪两个基本层次组出A. 数据说明和进程B. 结构体说明和结构体功能描述C. 顺序描述语句和并行执行语句D. 结构体例化和结构体赋值正确答案：3. VHDL 的语言要素包括以下几类A. 数据对象、数据类型、操作数、操作符B. 数据对象、结构体、操作数、操作符C. 实体、数据类型、操作数、操作符D. 数据对象、配置、
2、操作数、重载操作符正确答案：4. 一个完整的 VHDL 程序，至少应包括三个基本组成部分是A. 实体、子程序、配置B. 实体、结构体、配置、函数C. 结构体、状态机、程序包和库D. 实体、结构体、程序包和库正确答案：5. 字符串型文字 B“1110”的长度又为_。A. 12B. 4C. 8D. 16正确答案：6. 常用的硬件描述语言有A. VHDL、Verilog、c 语言B. ABEL、cC. VHDL、Verilog、ABELD. 汇编语言、ABEL、VHDL正确答案：7. 下列关于信号的说法正确的是A. 信号是一个局部量，它只能在进程和子程序中使用。B. 信号的赋值不是立即发生的。C.
3、在进程的敏感信号表中，既可以使用信号，也可以使用变量。D. 信号赋值的一般表达式为：目标信号名： = 表达式。正确答案：8. 进程语句的启动条件是A. wait 语句或敏感信号量B. wait 语句C. 敏感信号量D. wait 语句或且敏感信号量正确答案：9. 字符串型文字 X“3B”的长度又为_。A. 12B. 4C. 8D. 16正确答案：10. Xilinx 公司开发的开发软件为A. ISEB. ispDesignEXPERT 系列C. QuartusD. Maxplus正确答案：11. 变量是一种局部量，变量可在以下哪些位置进行定义A. process、architecture、en
4、tityB. process、function、procedureC. function、entity、packageD. entity、package 、procedure正确答案：12. MAX+PLUS 的图形文件类型是（后缀名）是A. *.scfB. *.vhdC. *.gdfD. *.sof正确答案：13. 下面哪个说法是错误的A. 进程语句与进程语句之间是并行执行的，进程语句内部是顺序执行的B. 进程语句是可以嵌套使用的C. 块语句与块语句之间是并行执行的，块语句内部也是并行执行的D. 块语句是可以嵌套使用的正确答案：14. 下面哪个标识符是符合 VHDL 语法的合法标识符A. 4
5、plusB. v-4C. the_signalD. buffer正确答案：15. 国际上生产 FPGA/CPLD 的三家主流公司为A. Altera、Xilinx、Lattice 公司B. Altera、Marax、Lattice 公司C. IBM、Xilinx 、Lattice 公司D. Altera、Xilinx、AD 公司正确答案：16. 值为“1110”的标准逻辑矢量，进行 ror 运算后值为 _ 。A. 1100B. 1010C. 0111D. 0011正确答案：17. 关于数组 A 的定义如下： signal A：bit_vector(7 downto 0);那么，A=“00110
6、101” ，A(7 downto 5) _。A. 010B. 001C. 011D. 100正确答案：18. 关于数组 A 的定义如下： signal A：bit_vector(7 downto 0);那么，A=“00110101” ，A(6 downto 5) _。A. 00B. 10C. 01D. 11正确答案：19. 假设变量初值为：a2，b4，则以下程序执行后，a 和 b 的值分别为 architecture rtl of example is begin process variable a ，b：std_logic; begin a : b; b : a; end process; end rtl;A. 2，2B. 2，4C. 4，2D. 4，4正确答案：20. 在 VHDL 语言中，下列对时钟边沿检测描述中，错误的是A. if clkevent and clk = 1 thenB. if falling_edge(clk) thenC. if clkevent and clk = 0 thenD. if clkstable and not clk = 1 then正确答案：
