1、可编程逻辑器件开发技术MAX+plus II 入 门 与 提 高老虎工作室 冯 涛王 程 编著 人 民 邮 电 出 版 社老虎工作室主 编 ： 沈 精 虎编 委 ： 许 曰 滨 黄 业 清 杜 俭 业 姜 勇 宋 一 兵李 仲 冯 涛 王 程 高长铎 张艳花 宋雪岩 周 锦 詹 翔 王海英 冯 辉图 书 在 版 编 目 （ CIP） 数 据可 编 程 逻 辑 器 件 开 发 技 术 ： MAX+plusII 入门与提高/ 冯涛，王程编著.北京：人民邮电出版社，2002.9 ISBN 7115105901I.可 I. 冯 王 II.可 编 程 逻 辑 器 件 软 件 工 具 ， MAX+plus
2、II N.TP211 中国版本图书馆 CIP 数据核字（2002）第 067735 号内 容 提 要MAX+plus II 是美国 Altera 公 司 开 发 的 大 型 可 编 程 逻 辑 设 计 软 件 平 台 ， 它 支 持 Altera 公司不同结构的可 编 程 逻 辑 器 件 ， 能 满 足 用 户 各 种 各 样 的 设 计 需 要 。 MAX+plus II 具 有 突 出 的 灵 活 性 与 高 效 性 ， 为 设 计 者 提 供 了多种可自由选择的设计方法和工具。本书首先介绍了可编程逻辑器件的工作原理、 分类及特点， 接着介绍了 Altera 公司的几种可编程逻辑器 件，然
3、后结合丰富的实例，全面讲解了 MAX+plus II 软件的使用方法和应用技巧。通过对本书内容的学习， 读者可以快速地掌握和使用 MAX+plus II 软件进行可编程逻辑设计开发。本书配套光盘收录了书中实例所讲述的源文件和配以解说的动画演示文件，读者可以参考使用。 本 书 层 次 清 晰 、 讲 解 全 面 、 深 入 浅 出 ， 特 别 适 合 己 具 有 电 子 技 术 基 础 但 还 不 十 分 了 解 可 编 程 技 术 的 读 者阅读，也可以作为从事产品开发设计工作的工程设计人员以及大专院校在校学生的参考书。可 编 程 逻 辑 器 件 开 发 技 术 MAX+plusI入 门 与
4、提 高. 编 著 老 虎 工 作 室 冯 涛 王 程 责 任 编 辑 李 永 涛. 人 民 邮 电 出 版 社 出 版 发 行 北 京 市 崇 文 区 夕 照 寺 街 14 号 邮编 100061 电子函件 网址 http:/读 者 热 线 ： 010-67180876北 京 汉 魂 图 文 设 计 有 限 公 司 制 作 北 京 印 叩新 华 书 店 总 店 北 京 发 行 所 经 销. 开 本 ： 7871092 1/16印 张 ： 18.25字 数 ： 440 千字 印 数 ： 1 0 000 册2002 年 9 月 第 1 版2002 年 9 月 北 京 第 1 次 印 叩ISBN 7
5、-115-10590-1/TP3059定价：38.00 （ 附 光 盘 ）本 书如 有 印装 质 量问 题 ，请 与本 社 联系 电话 ： （ 010）6 71292231目 录第 1 章 可编程逻辑器件原理概述 .11.1 可编程逻辑器件的发展历程及特点 .21.1.1 可编程逻辑器件的发展历程 .21.1.2 可编程逻辑器件的特点 .51.2 可编程逻辑器件的分类 .61.2.1 按集成度分类 .61.2.2 按编程特性分类 .61.2.3 按结构分类 .91.3 简单可编程逻辑器件 .101.3.1 可 编 程 只 读 存 储 器 （ PROM） .111.3.2 可 编 程 逻 辑 阵
6、 列 （ PLA） .121.3.3 可 编 程 阵 列 逻 辑 （ PAL） 和 通 用 阵 列 逻 辑 （ GAL） 131.4 复 杂 可 编 程 逻 辑 器 件 （ CPLD） .151.4.1 可编程逻辑宏单元 .151.4.2 可 编 程 连 线 阵 列 （ PIA） 171.4.3 可编程 I/O 控制块 181.5 现 场 可 编 程 门 阵 列 （ FPGA） .181.5.1 FPGA 的分类 181.5.2 FPGA 的基本结构 191.5.3 Xilinx 公司的 XC 4000 系列 FPGA 简介 221.6 小结 .271.7 习题 .28第 2 章 Altera
7、 可编程逻辑器件 .292.1 Altera 可 编 程 逻 辑 器 件 综 述 302.1.1 Altera 器件的优点 302.1.2 Altera 器件系列简介 312.2 MAX 7000 系 列 器 件 332.2.1 MAX 7000 系列概述 332.2.2 器件结构功能描述 .372.2.3 器件特性配置 .432.2.4 器件编程特性 .442.2.5 器件测试 .442.2.6 定时模型 .4522.2.7 引脚输出 .462.3 FLEX 10K 系 列 器 件 492.3.1 FLEX 10K 系列概述 502.3.2 器件结构功能描述 .522.3.3 器件特性配置
8、.652.3.4 器件测试 .672.3.5 定时模型 .672.4 ACEX 1K 系列器件 .702.4.1 ACEX 1K 系列特点 .702.4.2 ACEX 1K 系列概述 .712.4.3 器件结构功能描述 .722.5 小结 .732.6 习题 .74第 3 章 MAX+plus概述 .753.1 MAX+plus 的 发 展 历 史 .763.2 MAX+plus 的 特 点 .763.3 系统运行环境及软件安装 .783.3.1 推荐系统配置 .783.3.2 MAX+plus 的 安 装 .793.4 初识 MAX+plus 863.4.1 启动 MAX+plus 863.
9、4.2 MAX+plus 的 管 理 器 .883.4.3 使用 MAX+plus 开 发 可 编 程 逻 辑 器 件 的 基 本 步 骤 .933.4.4 一个简单实例 .953.5 小结 .1003.6 习题 .100第 4 章 功能模块设计 1014.1 通过原理图创建功能模块 .1024.1.1 原理图设计 .1024.1.2 符号编辑设计 .1114.2 文本输入设计 .1154.3 波形输入设计 .1224.4 混合输入设计 .1284.4.1 建立顶层图形设计文件 .1294.4.2 查看工程的层次结构 .1314.5 小结 .1324.6 习题 .132第 5章 组 建 顶 层
10、 原 理 图 文 件 .1335.1 功能模块的选择 .13435.1.1 调用系统自带的功能模块 .1345.1.2 调用用户自己创建的功能模块 .1415.2 原理图的绘制 .1495.2.1 功能模块位置调整 .1505.2.2 原理图页面尺寸设置 .1515.2.3 工具栏的使用 .1555.3 芯片型号的选择 .1635.4 管脚定义 .1685.4.1 参照原理图定义管脚 .1685.4.2 修改管脚 .1725.5 小结 .1775.6 习题 .178第 6章 时 序 仿 真 1796.1 创建波形仿真文件 .1806.1.1 新建一个原理图文件 .1806.1.2 编译原理图文
11、件 .1826.1.3 建立波形仿真文件 .1846.2 添加激励信号 .1856.2.1 添加节点信号 .1866.2.2 给输入信号赋值 .1906.2.3 保存波形文件 .1946.3 软件时序仿真 .1956.3.1 执行时序仿真 .1956.3.2 暂停时序仿真 .1966.3.3 提前终止仿真 .1986.3.4 打开波形仿真文件 .2006.4 分析仿真结果并调试原理图 .2016.4.1 分析仿真结果 .2016.4.2 根据仿真结果修改原理图 .2086.5 小结 .2146.6 习题 .214第 7章 生 成 下 载 编 程 文 件 2157.1 编译顶层系统文件 .216
12、7.1.1 全局逻辑综合规则 .2167.1.2 其他全局设定 .2197.1.3 编译工程原理图文件 .2227.2 启用设计规则检查工具 .2247.2.1 检查规则的设置 .2247.2.2 编译文件 .2267.3 编译后生成的报告文件 .22847.3.1 适配规则设定 .2287.3.2 设定报告文件 .2307.4 分析资源占用情况 .2447.4.1 管脚资源占用情况 .2457.4.2 芯片资源占用情况 .2497.5 小结 .2567.6 习题 .256第 8章 程 序 下 载 2578.1 几种程序下载方式及硬件设置 .2588.1.1 BitBlaster 串行下载 2
13、588.1.2 ByteBlaster 并行下载 .2608.1.3 ByteBlasterMV 并行下载 .2668.2 下载编程或配置文件 .2678.2.1 几种编程与配置文件格式 .2678.2.2 下载编程与配置文件 .2698.2.3 系统调试 .2788.3 小结 .2808.4 习题 .2805第 1章 可编程逻辑器件原理概述主 要 内 容口 可编程逻辑器件的发展历程及特点口 可编程逻辑器件的分类口 简单可编程逻辑器件口 复 杂 可 编 程 逻 辑 器 件 CCPLD)口 现 场 可 编 程 门 阵 列 CFPGA)第 1 章 可编程逻辑器件原理概述2可 编 程 逻 辑 器 件
14、 是 近 些 年 才 发 展 起 来 的 一 种 新 型 集 成 电 路 ， 它 以 EEPROM、 SRAM 或 Flash 为 基 础 ， 由 用 户 根 据 自 己 的 需 要 对 其 进 行 编 程 ， 确 定 芯 片 的 功 能 。 随 着 可 编 程 逻 辑 器 件 在 规 模 、 密 度 、 性 能 等 方 面 的 飞 速 发 展 以 及 成 本 的 不断降低，越来越多的电子工程师在越来越多的设计中采用了这种新型器件。本章从可编程逻 辑器件的发展历程讲起，向读者介绍这种器件的特点和分类方法，然后分别讲解简单可编程 逻辑器件、复杂可编程逻辑器件和现场可编程门阵列的结构和特点。1.1
15、 可编程逻辑器件的发展历程及特点当 今 世 界 正 在 掀 起 一 股 数 字 化 浪 潮 ， 在 其 中 起 至 关 重 要 作 用 的 是 数 字 集 成 电 路 。 各 种 先 进 的 通 信 设 备 、 计 算 机 硬 件 、 工 业 控 制 设 备 、 智 能 仪 表 、 家 用 电 器 、 医 疗 电 子 仪 器 等 都 要 用 到 数 字 集 成 电 路 。 本 书 介 绍 的 是 一 种 新 颖 的 数 字 集 成 电 路 一 一 可 编 程 逻 辑 器 件 CProgrammable Logic Device， 以 下 简 称 为 PLD)， 为 使 读 者 对 PLD 形
16、成 清 晰 全 面 的 认 识 ， 我 们 有 必 要 从 数 字 集 成 电 路 的 发 展 讲 起 。1.1.1 可编程逻辑器件的发展历程从 20 世 纪 60 年 代 开 始 ， 数 字 集 成 电 路 经 历 了 小 规 模 集 成 电 路 CSSI一 一 Small Scale Integration， 几 十 到 几 百 门 )、 中 规 模 集 成 电 路 CMSI一 一 Medium Scale Integration， 几 百 到 几千门) 、大 规模集成电路CL SI一一La rge Scale Integration， 几千到几万门) 、超大规 模集成 电路CV LSI一
17、一V ery Large Scale Integration， 几 万 门 以 上 )等 几 个 发 展 阶 段 。 在 此 期 间 先 后 出现了各种不同类型的数字集成电路，从大的方面可以将它们分为以下 3 种类型。1. 标准逻辑器件即中小规模集成电路，如 TTL 工 艺 的 54/74 系 列 和 CMOS 工艺的 CD 4000 系列的各种 逻辑门、触发器、译码器、多路转换器、计数器和寄存器等逻辑器件就属于这一类。标准逻辑器件的生产批量大、成本低、价格便宜。由于其功能完全确定，版图设计时可 将精力投入到提高性能上，因此这种器件的工作速度一般都很快。它是传统数字系统设计中 使用的主要器件，
18、但其集成度不高，用它设计的系统器件多、功耗大，而且印刷电路板走线 复杂、焊点多，致使系统的可靠性降低。因为用户无法修改这类器件的功能，使得修改设计 时比较麻烦，改动系统中的一个器件往往就需要重新设计印刷电路板。2. 由软件配置的集成电路器件20 世 纪 70 年 代 以 后 陆 续 推 出 了 由 软 件 配 置 的 微 处 理 器 CCPU)和 单 片 机 等 逻 辑 器 件 ， 它们较好地弥补了上述标准逻辑器件的缺陷。这类器件集成度高，逻辑功能可由软件自由配 置，因而由它们构成的数字系统灵活性大大增强。但这类器件的工作速度比较低，不能直接 用于速度要求特别严格的场合。另外，这类逻辑器件通常
19、需要有若干标准逻辑器件搭成的外 围电路才可以工作，所以硬件规模也较大。3. 专用集成电路 ASIC（ Application Specific Intergrated Circuits）ASIC 的 出 现 在 一 定 程 度 上 克 服 了 上 述 两 种 逻 辑 器 件 的 某 些 缺 点 。 ASIC 是 为 满 足 一 种可编程逻辑器件的发展历程及特点3或几种特定功能而设计并制造的集成电路芯片，它密度一般都很高，一片 ASIC 芯片就能取 代一块由若干中小规模集成电路芯片搭成的印刷线路板，甚至一个完整的数字系统也能用一 片 ASIC 芯片实现。因此，使用 ASIC 能大大减小系统的硬件
20、规模，降低系统功耗，提高系 统的可靠性、保密性和工作速度。ASIC 按制造方法又可分为全定制 CFull Custom)产 品 、 半 定 制 CSemi-custom)产 品 和 可编程逻辑器件 CPLD)。(1) 全定制产品全 定 制 的 ASIC 芯 片 的 各 层 掩 膜 都 是 按 特 定 电 路 功 能 专 门 制 造 的 。 设 计 人 员 从 晶 体 管 的 版 图 尺 寸 、 位 置 和 互 连 线 开 始 设 计 ， 以 求 达 到 芯 片 面 积 利 用 率 高 、 速 度 快 、 功 耗 低 的 最 优 性 能 。 要 经 过 电 路 设 计 、 逻 辑 模 拟 、 版
21、 图 设 计 和 集 成 电 路 的 各 道 生 产 工 序 才 能 制 造 出 符 合 要 求 的 专 用 集 成 电 路 芯 片 。 它 的 设 计 制 作 成 本 高 、 周 期 长 ， 还 带 有 较 大 风 险 性 ， 一 旦 设 计 失 误 就 会 浪 费 大 量 资 金 与 时 间 ， 因 此 全 定 制 的 专 用 集 成 电 路 只 在 特 大 批 量 生 产 的 情 况 下 才 适 用 。(2) 半定制产品 半定制是一种约束性设计方式。约束的主要目的是简化设计、缩短设计周期和提高芯片成 品 率 。 半 定 制 ASIC 芯 片 上 的 单 元 电 路 是 由 器 件 生 产
22、 厂 家 预 先 做 好 的 C这 种 芯 片 称 作 母 片 )， 只 剩 下 金 属 连 接 层 的 掩 膜 有 待 按 用 户 的 具 体 要 求 进 行 设 计 与 制 造 。 母 片 通 用 性 较 强 ， 可以大批量生产，因而成本较低。设计半定制 ASIC 芯片时，用户根据设计要求及所选母片 的结构设计出连线版图，再交器件生产厂家布金属连接线。最常见的半定制 ASIC 有门阵列 CGate Array)、门海和标 准单元CS tandard Cell)等 。半定制 ASIC 与全定制 ASIC 相比，当 生产量不是很大时，它的设计和生产周期较短、成本低、风险也小。下面介绍门阵列和标
23、准 单元。 门 阵 列 是 一 种 预 先 制 造 好 的 硅 阵 列 （ 母 片 ） ， 其 内 部 包 括 几 种 基 本 逻 辑 门 、 触 发器等，芯片中留有一定的连线区。用户根据所需要的功能设计电路，确定连 线方式，然后再交生产厂家布线。 标准单元是厂家将预先配置好、经过测试、具有一定功能的逻辑块作为标准单 元存储在数据库中，设计人员在电路设计完成之后，利用 CAD 工具在版图一 级完成与电路一一对应的最终设计。和门阵列相比，标准单元设计灵活、功能 强 ， 但 设 计 和 制 造 周 期 较 长 ， 开 发 费 用 也 比 较 高 。(3) 可编程逻辑器件以 上 两 种 ASIC 的
24、 设 计 和 制 造 都 离 不 开 器 件 生 产 厂 家 ， 用 户 主 动 性 较 差 。 随 着 微 电 子 技 术 的 发 展 ， 设 计 师 们 更 愿 意 自 己 设 计 专 用 集 成 电 路 芯 片 ， 并 尽 可 能 缩 短 设 计 周 期 ， 最 好 是 在 实 验 室 里 就 能 设 计 出 合 适 的 ASIC 芯 片 ， 并 且 立 即 投 入 实 际 应 用 之 中 ， 在 使 用 中 也 能 比 较 方 便 地 对 设 计 进 行 修 改 。 可 编 程 逻 辑 器 件 就 是 为 满 足 这 一 需 求 应 运 而 生 的 。PLD 芯 片 上 的 电 路 和
25、 金 属 引 线 都 是 事 先 由 器 件 生 产 厂 家 做 好 的 ， 但 其 逻 辑 功 能 在 出 厂 时并没有确定，可由用户根据需要借助于 PLD 开发工具通过对其“编程”的办法来确定。 因此，设计师们不通过器件生产厂家就能自己设计出符合要求的各种 ASIC 芯 片 。 PLD 器件 兼有标准逻辑器件速度快、微处理器灵活性好和全定制与半定制 ASIC 集成度高的优点，且 大都可多次重复编程，为设计和开发带来了很大方便，是实现新型数字系统的理想器件。第 1 章 可编程逻辑器件原理概述4最早的可编程逻辑器件是 1970 年 出 现 的 PROM， 它 由 全 译 码 的 与 阵 列 和
26、 可 编 程 的 或 阵 列组成，其阵列规模大、速度低，主要用途是作为存储器。20 世纪 70 年代中期出现了可编程逻辑阵列 CPLA一一 Programmable Logic Array)器 件，它由可编程的与阵列和可编程的或阵列组成。由于其编程复杂，开发起来有一定难度， 因而没有得到广泛的应用。20 世 纪 70 年 代 末 ， 美 国 MMI 公 司 CMonolithic Memories Inc.， 单 片 存 储 器 公 司 )推 出 了 可 编 程 阵 列 逻 辑 CPAL一 一 Programmable Array Logic)器 件 ， 它 由 可 编 程 的 与 阵 列 和
27、 国 定 的或阵列组成，采用烙丝编程方式，双极型工艺制造，器件的工作速度很高。由于它的输出 结构种类很多，设计很灵活，因而成为第一个得到普遍应用的可编程逻辑器件。20 世纪 80 年 代 初 ， Lattice 公 司 发 明 了 通 用 阵 列 逻 辑 CGAL一 一 Generic Array Logic) 器件，采用输出逻辑宏单元COLMC)的形式和 EECMOS 工艺结构，具有可擦除、可重复 编 程 、 数 据 可 长 期 保 存 和 可 重 新 组 合 结 构 等 优 点 。 GAL 比 PAL 使用更加灵活，它可以取代 大部分 SSI、 MSI 和 PAL 器件，因而在 20 世纪
28、 80 年代得到广泛应用。PAL 和 GAL 同属低密度的简单 PLD， 其 规 模 小 ， 难 以 实 现 复 杂 的 逻 辑 功 能 。 从 20 世 纪 80 年 代 末 开 始 ， 随 着 集 成 电 路 工 艺 水 平 的 不 断 提 高 ， PLD 突破了传统的单一结构，向着 高密度、高速度、低功耗以及结构体系更灵活的方向发展，相继出现了各种不同结构的高密 度 PLD。20 世 纪 80 年 代 中 期 ， Altera 公 司 推 出 了 一 种 新 型 的 可 编 程 逻 辑 器 件 CEPLD一 一 Erasable Programmable Logic Device)， 它
29、 采 用 CMOS 和 UVEPROM 工 艺 制 作 ， 集 成 度 比 PAL 和 GAL 高 得 多 ， 设 计 也 更 加 灵 活 ， 但 内 部 互 连 能 力 比 较 弱 。 1985 年 Xilinx 公 司 推 出 了 现 场 可 编 程 门 阵 列CFPGA 一一Field Programmable Gate Array)器 件 ， 它 是 一 种 新 型 的 高 密 度 PLD， 采 用 CMOS-SRAM 工 艺 制 作 ， 内 部 由 许 多 独 立 的 可 编 程 逻 辑 模 块 组 成 ， 逻 辑 块 之 间 可 以 灵 活 地 相 互 连 接 ， 具 有 密 度
30、高 、 编 程 速 度 快 、 设 计 灵 活 和 可 再 配 置 设 计 能 力 等 许 多 优 点 。20 世 纪 80 年 代 末 ， Lattice 公 司 提 出 了 在 系 统 可 编 程 CISP一 一 In System Programmable)技 术 。 此 后 相 继 出 现 了 一 系 列 具 备 在 系 统 编 程 能 力 的 复 杂 可 编 程 逻 辑 器 件 CCPLD一 一 Complex PLD)。 CPLD 是 在 EPLD 的 基 础 上 发 展 起 来 的 ， 采 用 EECMOS 工 艺 ， 增 加 了 内 部 互 连 线 ， 改 进 了 内 部 结
31、构 体 系 ， 比 EPLD 性 能 更 好 ， 设 计 更 加 灵 活 。20 世 纪 90 年 代 以 后 ， 高 密 度 PLD 在 生 产 工 艺 、 器 件 的 编 程 和 测 试 技 术 等 方 面 都 有 了 飞 速 发 展 。 例 如 CPLD 的 集 成 度 一 般 可 达 数 千 甚 至 上 万 门 。 Altera 公 司 推 出 的EPM9560， 其 单 密 度 达 到 12 000 个 可 用 门 ， 包 含 多 达 50 个 宏 单 元 ， 216 个 用 户 I/O 引 脚 ， 并 能 提 供 15ns 的 脚 至 脚 延 时 ， 16 位 计 数 的 最 高
32、工 作 频 率 为 118MHz。 目 前 CPLD 的 集 成 度 最 多 可 达 25 万 个 等 效 门 ， 最 高 工 作 速 度 己 达 180MHz。 FPGA 的 门 延 时 己 小 于 3ns， Xilinx 公 司 生 产 的 FPGA 从 最 初 的 1 200 个 可 利 用 门 发 展 到 现 在 己 达 25 万 个 可 利 用门 ， 规 模 己 扩 大 了 200 多 倍 。 在 系 统 可 编 程 技 术 、 边 界 扫 描 技 术 的 出 现 也 使 器 件 在 编 程 技 术 和 测 试 技 术 及 系 统 可 重 构 技 术 方 面 有 了 很 快 的 发
33、展 。 目 前 世 界 各 著 名 半 导 体 器 件 公 司 ， 如 Altera、 Xilinx、 Lattice 等 ， 均 可 提 供 不 同 类 型 的 CPLD、 FPGA 产 品 ， 新 的 PLD 产 品 不 断 面 世 。 众 多 公 司 的 竞 争 促 进 了 可 编 程 集 成 电 路 技 术 的 提 高 ， 使 其 性 能 不 断 完 善 ， 产 品 日 益 丰 富 。可编程逻辑器件的发展历程及特点51.1.2 可编程逻辑器件的特点PLD 的 特 点 是 在 进 行 系 统 设 计 时 体 现 出 来 的 ， 使 用 PLD 设 计 数 字 系 统 会 带 来 许 多
34、好 处，归结起来主要有以下几点。(1) 集成度高PLD 器件集成度高，一片 PLD 可代替几片、几十片乃至上百片中小规模的数字集成电 路芯片。用 PLD 器件实现数字系统时用的芯片数量少，占用印刷线路板面积小，整个系统 的硬件规模明显减小。例如，一个由 2 片 “或 ”门 74LS32、 4 片 “与 ”门 74LS08 和 4 片 D 触发器 74LS74 组成的电子游戏机控制电路，用 1 片 GAL16V8 即可代替。(2) 可靠性好使用 PLD 器件减少了实现系统所需要的芯片数目，在印刷线路板上的引线以及焊点数 量也随之减少，所以系统的可靠性得以提高。(3) 工作速度快PLD 器件的工作
35、速度快，使用 PLD 后实现系统所需要的电路级数又少，因而整个系统 的工作速度会得到提高。(4) 提高系统的灵活性 在系统的研制阶段，由于设计错误或任务的变更而修改设计的事经常发生。使用不可编程的器件时，修改设计就要更换或增减器件，这是一件相当麻烦的事，有时还不得不更换印 刷线路板。使用 PLD 器件后情况就大为不同：由于 PLD 器件引脚比较灵活，又有可擦除可 编程的能力，因此对原设计进行修改时，只需要修改原设计文件再对 PLD 芯片重新编程即 可 ， 而 不 需 要 修 改 电 路 布 局 ， 更 不 需 要 重 新 加 工 印 刷 线 路 板 ， 这 就 大 大 提 高 了 系 统 的
36、灵 活 性。(5) 缩短设计周期PLD 器 件 集 成 度 高 ， 使 用 时 印 刷 线 路 板 电 路 布 局 布 线 简 单 ： 性 能 灵 活 ， 使 用 它 修 改 设 计方便：开发工具先进，自动化程度高。因此，使用 PLD 可大大缩短系统的设计周期，加 快产品投放市场的速度，提高产品的竞争能力。(6) 增加系统的保密性能很多 PLD 器件都具有加密功能，在系统中广泛使用 PLD 器件可有效防止产品被他人非 法仿制。(7) 降低成本使用 PLD 器件实现数字系统设计时，如果仅从器件本身的价格考虑，有时还看不出它 的优势，但影响系统成本的因素是多方面的，综合考虑，使用 PLD 的成本优
37、越性是很明显 的。首先，使用 PLD 器件修改设计方便，设计周期缩短，使系统的研制开发费用降低：其 次，使用 PLD 器件可使印刷线路板面积和需要的插件减少，从而使系统的制造费用降低： 再次，使用 PLD 器件能使系统的可靠性提高，维修工作量减少，进而使系统的维修服务费 用降低。总之，使用 PLD 进行系统设计能节约成本。PLD 器 件 的 应 用 不 仅 使 电 子 产 品 的 性 能 有 了 很 大 改 善 ， 而 且 还 使 数 字 系 统 设 计 的 方 法 发 生 了 根 本 性 的 变 革 。 越 来 越 多 的 事 实 表 明 ： 今 天 的 数 字 系 统 设 计 人 员 如
38、果 不 懂 PLD 技第 1 章 可编程逻辑器件原理概述6术，就像以前的电路设计师不懂印刷线路板设计技术一样，必将难以胜任工作。因此，面对 PLD 技 术 飞 速 发 展 的 势 头 ， 无 论 是 现 在 的 数 字 系 统 设 计 人 员 ， 还 是 在 校 的 电 子 类 专 业 大 学 生，都不能等闲视之。谁先掌握 PLD 技术，谁就能在激烈的技术竞争中掌握主动权，就能 早出成果、多出成果、出好成果。1.2 可编程逻辑器件的分类随 着 微 电 子 技 术 的 发 展 ， 可 编 程 逻 辑 器 件 的 品 种 越 来 越 多 ， 型 号 越 来 越 复 杂 。 每 种 器 件 都 有
39、各 自 的 特 征 ， 不 同 器 件 之 间 又 有 许 多 共 同 点 。 了 解 PLD 的 分 类 情 况 ， 对 于 正 确 选 用 PLD 非 常 重 要 。 目 前 可 编 程 器 件 尚 无 严 格 的 分 类 标 准 ， 下 面 只 介 绍 几 种 常 用 的 分 类 方 法 。1.2.1 按集成度分类可 编 程 逻 辑 器 件 按 照 集 成 度 来 分 类 可 以 划 分 为 低 密 度 可 编 程 逻 辑 器 件 CLDPLD)和 高 密度可编程逻辑器件CH DPLD)两类，每一类都包含多种类型的 PLDC参见图 1-1)。一般 以 1 000 等 效 逻 辑 门 和
40、44 个 引 脚 为 界 ， 密 度 在 1 000 等 效 逻 辑 门 以 上 、 引 脚 多 于 44 个的 PLD 为高密度 PLD 器件，否则为低密度 PLD 器件。图1-1 PLD 按集成度分类示意图低 密 度 PLD 主 要 包 括 早 期 出 现 的 一 些 PLD， 包 括 PROM、 PLA、 PAL 和 GAL 等 4种 。高密度 PLD 包括 EPLD、CPLD 和 FPGA 等 3 种，其集成密度高于 LDPLD。 随 着 集 成 工 艺 的 发 展 ， HDPLD 的集成密度不断增加。如 Altera 公 司 的 EPM 9560 的密度为 12 000 门 片 ，
41、Lattice 公司的 ispLSI 8840 为 45 000 门 片 等 等 。 目 前 集 成 度 最 高 的 HDPLD 可达 25万门片。1.2.2 按编程特性分类可编程逻辑器件的功能信息是通过对器件编程存储到可编程逻辑器件内部的。根据各种PLD 的结构和编程方式，可将 PLD 分为以下 4 类： 熔丝（ Fuse）或反熔丝（ Antifuse）编程器件。7第 1 章 可编程逻辑器件原理概述 UVEPROM 编程器件，即紫外线擦除、电气编程的器件。 EEPROM 编程器件，即电擦写编程的器件。 SRAM 器件，即基于静态存储器的器件。以上第 1 类、第 2 类和第 3 类器件又称为非
42、易失性器件，它们在编程后，配置数据保存在器件上。第 4 类器件又称易失性器件，每次掉电后配置数据会丢失，在每次上电时需要进 行重新配置。由于烙丝或反烙丝器件只能写一次，编程后不能修改，所以又称一次性编程器 件C简称为 OTP 器件) 。相对而言其他种类的器件可以多次编程以对设计进行修改，所以又 称可多次编程器件。下面介绍几种可编程逻辑器件的编程原理。(1) 烙丝和反烙丝编程原理 烙丝技术在早期的可编程逻辑器件中就开始得到应用，使用烙丝技术的可编程逻辑器件有 PROM、 PAL、 EPLD 和 FPGA 的一部分产品等。烙丝编程的原理如图 1-2 所 示 。 在 这 些 器 件 可 以 编 程
43、的 互 连 节 点 上 设 置 有 相 应 的 烙 丝 。 在 编 程 时 ， 对 需 要 去 除 连 接 的 节 点 加 以 编 程 电 流 烧 掉 烙 丝 ， 而 需 要 保 持 连 接 的 节 点 保 留 烙 丝，编程结束后留在器件内的烙丝分布情况就决定了相应的器件逻辑功能。图1-2 烙丝编程原理示意图烙 丝 烧 断 后 造 成 永 久 性 开 路 ， 不 能 够 恢 复 ， 因 此 只 能 编 程 一 次 ， 不 能 重 复 修 改 ， 不 适 宜 在 系 统 研 发 和 实 验 阶 段 使 用 ， 而 且 烙 丝 开 关 很 难 测 试 可 靠 性 。 在 器 件 编 程 时 ， 即
44、 使 发 生 数 量 非 常 小 的 错 误 ， 也 会 造 成 器 件 功 能 不 正 确 。 另 外 ， 为 了 保 证 烙 丝 烙 化 时 产 生 的 金 属 物 质 不 影 响 器 件 的 其 他 部 分 ， 还 需 要 留 出 较 大 的 保 护 空 间 ， 因 此 烙 丝 占 用 的 芯 片 面 积 也 比 较 大 。为了克服烙丝开关的缺点，又出现了反烙丝开关，反烙丝开关通过击穿介质达到连通线 路的目的，如图 1-3 所示是 PLICE 反 烙 丝 的 结 构 示 意 图 。 PLICE 反烙丝生长在 n+扩 散 层 和 多 晶 硅 之 间 的 介 质 上 ， 其 生 产 工 艺
45、和 CMOS、双极型工艺兼容。PLICE 反 烙 丝 是 非 易 失 性 的 OTP 可 编 程 元 件 ， 在 未 编 程 时 显 现 十 分 高 的 阻 抗 。 当 有 高 电 压 C18V)加到这个夹在两 层导体之间的介质上时，介质会被击穿，把两层导电材料连通，接通电阻小于 1k 欧姆。反 烙丝在硅片上只占一个通孔的面积，在一个 2 0 00 门 的 器 件 中 ， 可 以 设 置 186 000 个反烙丝，平均每门 100 个 反 烙 丝 。 因 此 ， 反 烙 丝 元 件 占 用 的 硅 片 面 积 小 ， 十 分 适 宜 做 集 成 度 很 高 的可编程器件的编程元件。8可编程逻辑
46、器件的分类(2) 浮栅编程原理图1-3 反烙丝结构示意图浮栅编程技术包括紫外线擦除、电编程的 EPROM 以及电擦除、电编程的 EEPROM 和 闪速CFlash )存储器。这 3 种 存 储 器 都 是 用 悬 浮 栅 存 储 电 荷 的 方 法 来 保 存 编 程 数 据 的 ， 因 此在断电时存储的数据不会丢失。EPROM 的 存 储 单 元 采 用 浮 栅 雪 崩 注 入 MOS 管 CFAMOS 管 )或 叠 栅 注 入 MOS 管 CSIMOS 管 )。 如 图 1-4 所 示 是 FAMOS 管 的 结 构 示 意 图 ， 它 是 一 个 P 沟 道 增 强 型 MOS 管 ，
47、但 栅 极 完 全被 SiO2 隔 离， 处 于 浮 置状 态 ， 因 此称 “浮 置 栅” 。 浮 栅 上 不带 电 时 漏 源之 间 没有 形 成 导 电 沟 道 ， FAMOS 管 呈 现 截 止 状 态 。 当 漏 源 之 间 加 上 很 高 的 负 电 压 时 ， 漏 极 与 衬 底 之 间 的 PN 结 将 发 生 雪 崩 击 穿 ， 耗 尽 区 内 的 电 子 在 强 电 场 作 用 下 以 高 速 从 漏 极 的 P+区 向 外 射 出 ， 使 部 分 电 子 穿 过 SiO2 层 到 达 浮 栅 ， 从 而 让 浮 栅 带 上 负 电 荷 。 去 掉 漏 源 间 的 负 高
48、压 后 ， 由 于 浮 栅上的电荷没有放电通路，因此长期保存下来，并在漏源之间建立导电沟道，这时 FAMOS 管 呈 现 导 通 状 态 ， 从 而 达 到 编 程 目 的 。 擦 除 EPROM 时 ， 需 要 将 器 件 放 在 紫 外 线 或 X 射 线 下 照 射 10 20 分 钟 ， 使 浮 栅 中 的 电 子 获 得 足 够 能 量 穿 过 SiO2 层 返 回 衬 底 ， 使 FAMOS 管 恢 复 到 截 止 状 态 。 EPROM 器 件 的 缺 点 是 擦 除 时 间 较 长 ， 且 需 要 专 门 的 器 件 。图1-4 FAMOS 管结构示意图EEPROM 是 电 擦
49、 除 、 电 可 编 程 的 元 件 ， 有 多 种 工 艺 ， 也 是 基 于 浮 栅 技 术 。 它 的 编 程 元 件 称 为 浮 栅 隧 道 氧 化 层 MOS 管 C简 称 Flotox 管 )， 其 结 构 如 图 1-5 所 示 。 Flotox 管 有 两 个 栅 极 ： 控 制 栅 G1 和 浮 栅 G2。 浮 栅 G2 与 漏 极 之 间 有 一 层 极 薄 的 氧 化 层 ， 可 以 产 生 “隧 道 效 应 ”。 编 程 时 ， 源 、 漏 极 接 地 ， 控 制 栅 Gl 加 20V 脉 冲 电 压 ， 衬 底 中 电 子 通 过 隧 道 效 应 注 入 到 浮 栅 G2， 脉 冲 电 压 撤 除 后 浮 栅 上 电 子 可 以 长 期 保 留 ： 擦 除 时 ， 将 控 制 栅 接 地 ， 源 极 浮 起 ， 在 漏 极 上 加 20V 高 压 脉 冲 ， 浮 栅 G2 上 的 电 子 通 过 隧 道 返 回 衬 底 。 可 见 ， EEPROM 编 程 器 件 的 编 程 和 擦 除 都 是 通 过 在 漏 极 和 控 制 栅 上 加 一 定 幅 度 和 极 性
