1、 一判断1 8421BCD 码共有 16 种状态。 ( )2 集电极开路门和三态门的输出都能并接、都能实现线与逻辑。( )3 A/D 转换的原理有逐次逼近型和倒 T 型等多种形式。( )4 用 ROM 存储器可实现组合逻辑函数。 ( )5 .“0”的补码只有一种形式。 ( ) 二选择题 1. F = A + B 的反函数表达式是： ( )(a) A + B (b)AB (c) AB 2. 消除竞争冒险的方法有： ( )。(a) 接入滤波电容 (b)引入选通脉冲 (c)修改逻辑设计3. 为避免一次性变化现象，应当采用( )的触发器。(a) 主从触发 (b)边沿触发 (c)电平触发4. 按输出状态
2、论，施密特触发器属于( )触发器。(a) 双稳态 (b)单稳态 (c) 无稳态5. 石英晶体构成的多谐振荡器的振荡频率由( )决定。(a) 石英晶体固有频率 (b)耦合电容 (c) 两者共同6. 衡量 A/D、D/A 转换器的重要指标是( )。(a) 转换速度 (b)转换精度 (c) 转换速度和转换精度7. 表示任意两位十进制数，需要（ ）位二进制数。(a) 6 (b) 7 (c) 8 (d) 9共4页第1页8. 为构成 40968 的 RAM，需要几片 10242 的 RAM，需要有几根译码地址线。 （ ）(a) 4 片，10 根 (b) 16 片，12 根 (c) 16 片，10 根 (d
3、) 4 片，12 根9. 如果要将一个最大幅值为 5.1V 的模拟信号转换为数字信号，要求分辨出 5mV 的输入信号的变化，应选（ ）位的 A/D 转换器。(a) 8 (b) 9 (c) 10 (d) 11三逻辑函数化简。1代数法化简 F=A CBADBC2用卡诺图化简函数： F2（A，B，C，D）= m（0，2，3，4，5）+d（8，10，11，12，13，14，15）说明：d 为无关项。四已知 TTL 逻辑门 VOH=3.6V,VOL=0.3V,门限电压 VT=1.4V,试求图示电路中各电压表的读数五、设计一个图 a 所示多功能逻辑电路，实现功能如图 b 所示，其中 C1、C2 为控制端，
4、A、B 为数据输入端，F 为输出端。要求用 8 选 1 数据选择器 74LS151 和少量与非门实现。74LS151 的符号和功能表如图 c、d 所示。& 13.6V3.6V0.30. VV5V1V2 V3V43.6V3.6VV1=V2=V3=V4=V5=C1 C2 F0 0 A0 1 A B1 0 AB1 1 A+B多功能逻辑电路ABC1C2 F图 a图 b图 d共4页第2页七、由移位寄存器 74194 和 4 选 1 数据选择器构成的电路如图所示。试：1列出该电路的状态转换表。2写出 Z 的输出序列码。 图 cA2A1A0EN D0 D1 D2 D3 D4 D5 D6 D774LS151F
5、共4页第3页EN A2 A1 A0 F1 00 0 0 0 D00 0 0 1 D10 0 1 0 D20 0 1 1 D30 1 0 0 D40 1 0 1 D50 1 1 0 D60 1 1 1 D7S1S0D0 D1 D2 D3 A1 A0ZYMUXCrDSLCPCP10D0D1D2D301Q0 Q1 Q2 Q3 741941八试分析图六(a)、图六(b)所示由 74161 计数器构成的电路是几分频电路。并列出计数状态表。 图六(a)图六(b)九、由边沿 D 触发器构成的时序电路和 CP1、CP2 的波形如图所示，设触发器的初态 Q2=Q1=0，试对应画出 Q2和 Q1的波形图。74161 功能表CP Cr LD ET EP Q 0 1 0 1 0 置数 1 1 1 1 计数CO=ET Q3 Q2 Q1 Q0SDC11DRDQQCP1CP2“1“Q2SDC11DRDQQQ1Q2CP1CP2Q110、用 555 定时器设计可重复触发单稳态触发器并画出电路图B1T15KC1C25K5K RVoVCC RD&+-+-&627318 4518746235555
