1、中国地质大学（北京）继续教育学院 2014 年 05 课程考试第 1 页（共 7 页）数字电路与逻辑设计模拟题(补) 一、 选择题1、 （36.7） 10 的 8421BCD码为。 （）A、 （0110110.101） 8421BCD B、 （0011110.1110） 8421BCDC、 （00110110.0111） 8421BCD D、 （110110.111） 8421BCD 2、与（6B.2） 16相对应的二进制数为（）A、 （1101011.001） 2 B、 （01101010.01） 2C（11101011.01） 2 D、 （01100111.01） 23、在 BCD码中，属
2、于有权码的编码是（）A、余 3码 B、循环码 C、格雷码 D、8421 码4、如图 1-1所示门电路，按正逻辑体制，电路实现的逻辑式 F=（）5、如果 1-2所示的波形图，其表示的逻辑关系是（）6、下列器件中，属于组合电路的有（）A、计数器和全加器 B、寄存器和比较器 C、全加器和比较器D、计数器和寄存器7、异或门 F=A B两输入端 A、B 中，A=0，则输出端 F为（）A、A B B、B C、 D、08、函数 F= ，当变量取值为（ ） ，不会出现冒险现象。A、B=C=1 B、B=C=0 C、A=1，C=0 D、A=B=09、边沿触发 JK触发器的特征方程是（）A、 = +k B、 = +
3、1nJn1nJnkC、 =J + D、 =J +KkA、 B、CAC、 A+B+C D、 A、F=A B B、F=A+BC、F= D、F=A中国地质大学（北京）继续教育学院 2014 年 05 课程考试第 2 页（共 7 页）10、用 n个出发器件构成计数器，可得到的最大计数长度为（ ）A、n B、2n C、n 2 D、2 n11、 （011001010010.00010110） 8421BCD所对应的十进制数为（）A、 （652.16） 10 B、 （1618.13） 10C、 （652.13） 10 D、 （1618.06） 1012、八进制数（321） 8对应的二进制数为（）A、 （01
4、1010001） 2 B、 （110011） 2C、 （10110111） 2 D、 （1101011） 213、与（19） 10相对应的余 3BCD码是（）A、 （00101100） 余 3BCD B、 （01001100） 余 3BCDC、 （00110101） 余 3BCD D、 （01011010） 余 3BCD14、如图 1-3所示门电路，按正逻辑体制，电路实现的逻辑关系 F=（）A、 B、 C、A+B+C D、A CBA图 1-315、如图 1-4所示的波形图表示的逻辑关系是（）A、F= B、F=A+B C、F= D、F= BAB16、已知逻辑函数的卡诺图如图 1-5所示能实现这一
5、函数功能的电路是（）17、组合逻辑电路的特点是（）中国地质大学（北京）继续教育学院 2014 年 05 课程考试第 3 页（共 7 页）A、含有存储元件 B、输出、输入间有反馈通路 C、电路输出与以前状态有关 D、全部由门电路构成18、函数 F= ，当变量取值为（） ，不会出现冒险现象。CBAA、B=C=1 B、B=C=0 C、A=1，C=0 D、A=B=019、由与非门组成的基本 RS触发器的特性方程是（）A、 B、 C、 D、101SRnn101SRnn101SRnn01nn20、4 个触发器构成 8421BCD码计数器，共有（）个无效状态。A、6 B、8 C、10 D、不定二、填空题1、
6、 （67） 10所对应的二进制数为 和十六进制数为 。2、逻辑函数 F=AB+ 的对偶函数 F= A3、在数字逻辑电路中，三极管主要工作在 两种稳定状态。4、如图 2-1所示电路能实现的逻辑关系是 F= 。5、CMOS 传输门组成的电路如图 2-2所示，当 C=0时，U 0= ，当 C=1时，U 0= 。6、四选一数据选择器，AB 为地址信号，I 0=I3=1，I 1=C，I2= ，当 AB=00时，输出 F= C；当 AB=10时，输出 F= 。7、3 线8 线译码器如图 2-3所示，他所实现函数 F= 。中国地质大学（北京）继续教育学院 2014 年 05 课程考试第 4 页（共 7 页）
7、8、十进制数（56） 10转换为二进制数为 和十六进制数为 9、由于二极管具有 特性，因此可作为开关元件使用。10、由 oc门构成的电路如图 2-4所示，F 的表达式为 11、如图 2-5所示电路中，F 的表达式为 12、八选一数据选择器电路如图 2-6所示，他所实现函数 F= 13、3 线-8 线译码器电路如图 2-7所示，它所实现函数F1= ；F 2= 。中国地质大学（北京）继续教育学院 2014 年 05 课程考试第 5 页（共 7 页）14、JK 触发器，要使 ，则输入 J=K= ；或 J= ，K= n115、 型时序电路的输出不仅与电路内部的状态有关，且与外输入有关。 型时序电路的输
8、出仅与电路内部的状态有关。16、RAM 由若干基本存储电路组成，每个基本存储电路可存放 。三、设计题1、用如下器件实现函数 Y=A B C，画出逻辑图（或阵列结构图） 。（1）与非门；（2）3 线8 线译码器（74LS138）和与非门；（3）八选一数据选择器（74LS151） ；（4）ROM 的阵列结构图。参考答案一、1、C 2、A 3、D 4、B 5、C 6、C 7、B 8、B 9、C 10、D11、A 12、A 13、B 14、C 15、D16、D 17、D 18、B 19、C 20、A二、1、 （1000011） 2 ， （43） 16 2、 （A+B）（ ） 3、饱和及截止 4、 AC
9、B5、U i1，U i2 中国地质大学（北京）继续教育学院 2014 年 05 课程考试第 6 页（共 7 页）6、1， C7、m 1+m3+m4+m5+m68、只读存储器，随机读写存储器9、 BA10、单向导电11、F=A B 12、F= = 13、 或 CABA14、m 1+m2+m3+m7，m 3+m5+m6+m7 15、1， n16、米利，摩尔 20、一位二值代码三、1、 Y=A B C=（A + B） C=（A + B） + CCA= A + B + ABC+ C= C），（ 7421m（1）与非门 Y= =AAB（2）3 线-8 线译码器和与非门 = = 7421mY7421 7421Y中国地质大学（北京）继续教育学院 2014 年 05 课程考试第 7 页（共 7 页）（3）八选一数据选择器 I1=I2=I4=I7=1 I0=I3=I5=I6=0 （4）ROM 的阵列结构图
