数字电路课程设计74110new.doc

1、题目：数字电子钟逻辑电路设计系别：电子信息工程系专业:电子科学与技术年级：2008姓名：王敏学号：2008210041数字电子钟逻辑电路设计一、设计任务和要求1.1 设计任务：用中小规模集成电路设计一台能显示时，分，秒的数字电子钟。1.2 要求：1.2.1 由 555 定时器产生 1Hz 的标准秒信号。1.2.2 秒、分为 0059 进制计数器1.2.3 时为 0023 二十四进制计数器二、设计方案的选择和论证1、计数部分：数字电子钟所采用的是十六进制计数器 74LS161 和十进制计数器74LS160，根据时分秒各个部分的的不同功能，设计成不同进制。秒的个位，需要 10 进制计数器，十位需

2、6 进制计数器（计数到 59 时清零并进位） 。秒部分设计与分钟的设计完全相同；时部分的设计为当时钟计数到 24 时，使计数器的小时部分清零，从而实现整体循环计时的功能。2 振荡部分：方案一 晶体震振荡器电路采用石英晶体振荡器。使用振荡频率为 32768Hz 的石英晶体和反向器构成一个稳定性好、精度高的时间信号源。改变电容 C 可以对振荡器的频率进行微调，再通过一个反相器，输出 32768Hz 的方波，将此方波的频率进行 15 次二分频后，在输出端刚好可得到频率为 1Hz 的脉冲信号。方案二 555 振荡器电路振 荡 器 是 计 时 器 的 核 心 ， 其 作 用 是 产 生 一 个 标 准

3、频 率 的 脉 冲 信 号 。振 荡 频 率 的 精 度 和 稳 定 度 决 定 了 数 字 钟 的 质 量 。 采 用 集 成 电 路 555定 时 器 与 RC 组 成 的 多 谐 振 荡 器 。（比较）秒信号发生器是数字电子钟的核心部分，它的精度和稳度决定了数字钟的质量，但我们做实验考虑到用石音晶体振荡电路时分频电路用的元件较多 且价格较贵，用 555 构成的电路元件容易得，电路简单且易于实现，故选方案二 。3 译码驱动显示部分：方案一 译码器 74LS48 与共阴数码管电路 共阴数码管的译码器应选用 74LS48，译码后输出为高电平，数码管的公共端接地，从而在数码管上将显示出相应的数字

4、。方案二 共阳数码管电路 共阳数码管的译码器应选用 74LS47，译码后输出为低电平， 数码管公共端接正电源，将在数码管上显示出相应数字。（比较）由于译码器 74LS47 在市面比较容易买到及多方面的原因，所以选用74LS47，数码管用共阳数码管。综合上述方案的选择与比较，都选择方案二。主要是由于电器元件的熟悉程度以及市场的供求关系。在方案二中，大部分的电器元件我们较熟悉并且更容易获得。三、总体电路的功能方框图及说明时，分，秒三个部分分别是由计数器、译码器、和显示器构成的。时部分是由一个 24 进制的计数器和两个译码器及两个显示器构成的;分部分是由一个六十进制的计数器和两个译码器及两个显示器构

5、成的。秒部分的构成方法与分部分完全相同。再由脉冲振荡器产生脉冲信号。四、单元电路的设计、计算、与说明1.秒部分具体设计如下：计算与说明：秒的个位部分为逢十进一，十位部分为逢六进一，从而共同完成 60 进制计数器。当计数到 59 时清零并重新开始计数。秒的个位部分的设计：利用十进制计数器 74LS160 和与非门 74LS00 在面包板上设计 10 进制计数器显示秒的个位 。计数器的 1 脚接高电平，7 脚及 10 脚接 1。因为 7 脚和 10 脚同时为 1 时计数器处于计数工作状态.秒的个位和十位的 2 脚相接从而实现同步工作，15 脚（串行进位输出端）接十位的 7 脚和 10 脚。个位计数

6、器由 Q3Q2Q1Q0（0000）2增加到（1001）2 时产生进位，并十位部计数器的 2 脚脉冲输入端 CP，从而实现 10 进制计数和进位功能。利用 74LS161 和 74LS00 在数字电路实验板上设计6 进制计数器显示秒的十位 ：7 脚和 10 脚接各位计数器的 15 脚（串行进位输出端） ，当个位计数器由 Q3Q2Q1Q0（0000）2 增加到（1001）2 时产生进位，并十位部分开始计数，通过 74LS00 对 Q2Q1 与非接入 74LS161 的 1 脚清零端和分个位计数器的 2 脚脉冲输入端 CP，从而实现 6 进制计数器和进位功能。 2、分部分具体设计如下图所示：计算与说

7、明：分钟个位部分逢十进一，十位部分逢六进一，从而共同完成 60 进制计数器。当计数到 59 时重新开始计数。利用 74LS160 和 74LS00 设计 10 进制计数器显示分的个位 ：1 脚，7 脚和 10 接高电平，15 脚（串行进位输出端）接十位计数器的 7 脚和 10 脚。当个位计数器由 Q3Q2Q1Q0（0000）2 增加到（1001）2 时产生进位，十位计数器和各位计数器的 2 脚相接从而实现同步工作。并将计数器的2 脚脉冲输入端，从而实现 10 进制计数器和进位功能。利用 74LS161 和 74LS00在数字电路实验板上设计 6 进制计数器显示分的十位 ：当由Q3Q2Q1Q0（

8、0000）2 增加到（0101）2 时，通过 74LS00 对 Q2Q1 与非接入74LS161 的 1 脚清零端和小时的个位计数器的 2 脚脉冲输入端，从而实现 6 进制计数器和进位功。3、时部分具体设计如下图所示：计算与说明：利用 74LS160 和 74LS00 设计 10 进制计数器显示小时的个位 ：7 脚和 10脚接高电平。15 脚（串行进位输出端）接入十位计数器的 7 脚和 10 脚，个位计数器和十位计数器的 2 脚相接从而实现同步工作方式。小时十位计数器的 2脚脉冲输入端，从而实现 10 进制计数器和进位功能。利用 74LS161 和 74LS00在数字电路实验板上设计计数器显示

9、分钟的十位 ：当十位计数器由Q3Q2Q1Q0（0000）2 增加到（0010）2 并且个位计数器 Q3Q2Q1Q0 由（0000）2 增加到（0100）2 时，通过 74LS00 对十位计数器的 Q1 和个位计数器 Q2 与非，分别接入十位和个位的 74LS161 的 1 脚清零端，从而共同完成 24 进制计数器并清零。4、译码驱动显示单元电路图计算与说明：译码器 74LS47 通过四个输入端 A，B，C，D 输入 015 个不同的二进制码元，将其翻译成不同的高低电平组合，从而在数码管上显示出相对应的 16 个不同的数字符号。本设计最多只需 00001001 九个不同的二进制码元，所以数码管只

10、显示 09 九个数字。74LS47 与数码管连接图5、振荡器单元电路图计算与说明：采用集成电路 555 定时器与 RC 组成的多谐振荡器。输出的脉冲频 率 为1KHz， 周 期 T 1ms。 取电阻为千欧级， 电=2)+(1=InCRf =fS容 0.01uF 到 0.1uF。若参数选择：R 1=R2=10k 欧姆，C 1=47uF 时，可以得到秒脉冲信号。虽然直接得到了秒脉冲，但从计时精度的角度考虑，振荡器的振荡频率越高，钟表计时的精度就越高，所以一般不直接输出秒脉冲信号。五、总体电路的原理图及说明电路总体说明：通过外接时钟脉冲 CP 的作用下 ,秒的个位加法计数器开始记数，通过译码器和数码

11、显示管显示数字即计数器。当经过 10 个脉冲信号后，秒个位计数器完成一次循环，秒十位计数器的 CP 与秒个位计数器的 CP 同步,秒个位计数器的Qcc 使得秒十位的 P 和 T 端同时为 1（Qcc 为进位端，当个位为 9 时进位并Qcc=1）,从而秒十位开始计数，秒十位计数器工作 1 次，通过译码器和数码显示管，秒十位数字加 1。当经过 60 个脉冲信号，秒部分完成一个周期，分钟个位计数器的 CP 通过秒十位计数器的 Q2Q1 与非得到脉冲，分钟个位计数器工作一次，通过译码器和数码显示管，分钟的个位数字加 1。分部分的工作方式与秒部分完全相同。当经过 3600 个脉冲信号，分钟部分完成一个周

12、期，小时个位计数器的 CP 通过分十位计数器的 Q2Q1 与非得到脉冲，小时个位计数器工作一次，通过译码器和数码显示管，小时的个位数字加 1。当小时个位部分完成一个周期，小时十位计数器的 CP 与小时个位计数器的 CP 同步, 小时个位计数器的 Qcc 使得小时十位的 P 和 T 端同时为 1,从而小时十位开始计数，小时十位计数器工作 1 次，通过译码器和数码显示管，小时的十位数字加 1。当小时十位部分计数到 2 同时小时的个位部分计数到 4，小时个位计数器的清零端和十位计数器的清零端通过小时个位计数器的 Q2 和小时十位计数器的 Q1 与非得到信号，小时部分清零，从而完成了 1 次 24 小

13、时计时。总体电路设计如下：六、所用元器件介绍1. 4 位同步计数器 74LS161 引脚结构图，如图 1（74SL160 的引脚结构与74SL161 完全相同）：二输入四与非门 74LS00 引脚结构图，如图 2：2.74LS47 的引脚排列图 如图 3图 3 74LS47 引脚排列图3 555 定时器芯片管脚如图 44 .74LS161 功能如表 1 所示:(74ls160 的功能表与 74ls161 完全相同)输入 输出 P T CP C D1 D2 D3 Q0 Q1 Q2 Q3L L L L LH L D0 D1 D2 D3 D0 D1 D2 D3H H H H 计数H H L 保持H

14、H L 保持5. 非门真值表如表 2 所示:A B Y0 0 10 1 11 0 11 1 06.74LS47 功能表如表 3 所示输 入 输 出十 进 制 功 能D C B ABIa b c d e f g01231 0 0 01 0 0 10 0 1 00 0 1 1HHH H0 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 045670 1 0 00 1 0 10 1 1 00 1 1 1HHHH1 0 0 1 1 0 00 1 0 0 1 0 01 1 0 0 0 0 00 0 0 1 1 1 18910111 0 0 01 0 0

15、1 1 0 1 01 0 1 1HHHH0 0 0 0 0 0 00 0 0 1 1 0 01 1 1 0 0 1 01 1 0 0 1 1 0121314151 1 0 01 1 0 11 1 1 11 1 1 1HHHH1 0 1 1 1 0 00 1 1 0 1 0 01 1 1 0 0 0 01 1 1 1 1 1 1表 3 74LS47 译 码 输 出 功 能 表7. （2）555 芯片功能表输 出 输 出阀 值 输 入（ v11）触 发 输 入（ v12）复 位（ RD）输 出（ VO）发 电 管 T 0 0 导 通2/3VCC 1/3VCC 1 0 导 通1/3VCC 1 不 变

16、 不 变七、收获与体会通过这次的学习，我感觉有很大的收获：首先，通过这次课程设计使自己对课本上的知识可以应用于实际，使理论与实际相结合，加深自己对课本知识的更好理解，同时也段练了我个人的动手能力：能够充分利用图书馆去查阅资料，增加了许多课本以外的知识。更加了解了时序逻辑电路的设计步骤及方法。 对时序逻辑电路的触发方式的理解更加深刻即同步连接方式和异步连接方式的了解。 增加了对 74LS161，74LS160 和 74LS00 芯片引脚结构和功能的理解及运用，尤其是 161 和 160 的清零端和进位端的功能。而且在这个过程中，也锻炼了我的细心和耐性。八、参考文献1 王永军，李景华.数字逻辑与数字系统（第 3 版）.北京：电子工业出版社，2005.2 赵丽红，马学文，康恩顺等.数字逻辑与数字系统习题解答与实验指导 .北京：电子工业出版社，2005.