1、第二章门电路,1、介绍由半导体二极管、三极管和 MOS 管构成的与门、或门和非门重点在其工作原理的理解上。,2、介绍 CMOS 和 TTL 集成门电路重点放在它们的输出与输入之间的逻辑特性和外部电气特性上。,本章主要内容,一、门电路,实现基本逻辑运算和常用复合逻辑运算的电子电路。,与,或,非,与 非,或 非,异或,与或非,概 述,二、逻辑变量与两状态开关,低电平,高电平,断开,闭合,高电平 3 V,低电平 0 V,二值逻辑:,所有逻辑变量只有两种取值(1 或 0)。,数字电路:,通过电子开关 S 的两种状态(开或关)获得高、低电平，用来表示 1 或 0。,逻辑状态,1,0,0,1,S 可由二极
2、管、三极管或 MOS 管实现,三、高、低电平与正、负逻辑,负逻辑,正逻辑,高电平和低电平是两个不同的可以截然区别开来的电压范围。,0,1,1,0,四、分立元件门电路和集成门电路,1. 分立元件门电路,用分立的元器件和导线连接起来构成的门电路。,2. 集成门电路,把构成门电路的元器件和连线，都制作在一块半导体芯片上，再封装起来。,常用：CMOS 和 TTL 集成门电路,五、数字集成电路的集成度,一块芯片中含有等效逻辑门或元器件的个数,小规模集成电路 SSI,(Small Scale Integration), 10 门/片,或 10 000 门/片,或 100 000 元器件/片,2. 1. 1
3、 理想开关的开关特性,一、 静态特性,1. 断开,2. 闭合,2. 1 半导体二极管 、三极管和 MOS 管的开关特性,二、动态特性,1. 开通时间：,2. 关断时间：,普通开关：静态特性好，动态特性差,半导体开关：静态特性较差，动态特性好,几百万/秒,几千万/秒,2. 1. 2 半导体二极管的开关特性,一、静态特性,1. 外加正向电压(正偏),二极管导通(相当于开关闭合),2. 外加反向电压(反偏),二极管截止(相当于开关断开),硅二极管伏安特性,阴极,A,阳极,K,PN结,二极管的开关作用：,例,uO = 0 V,uO = 2.3 V,电路如图所示，,试判别二极管的工作状态及输出电压。,二
4、极管截止,二极管导通,解,二、动态特性,1. 二极管的电容效应,结电容 C j,扩散电容 C D,2. 二极管的开关时间,电容效应使二极管的通断需要一段延迟时间才能完成,(反向恢复时间),ton 开通时间,toff 关断时间,一、静态特性,NPN,2. 1. 3 半导体三极管的开关特性,发射结,集电结,b,iB,iC,e,c,(电流控制型),1. 结构、符号和输入、输出特性,(2) 符号,(Transistor),(1) 结构,(3) 输入特性,(4) 输出特性,放大区,截止区,饱和区,发射结正偏,放大,i C= iB,集电结反偏,饱和,i C iB,两个结正偏,I CS= IBS,临界,截止
5、,iB 0, iC 0,两个结反偏,电流关系,状态,条 件,2. 开关应用举例,发射结反偏 T 截止,发射结正偏 T 导通,放大还是饱和？,饱和导通条件：,因为,所以,二、动态特性,2. 1. 4 MOS 管的开关特性,(电压控制型),MOS（Mental Oxide Semiconductor） 金属 氧化物 半导体场效应管,一、 静态特性,1. 结构和特性：,(1) N 沟道,栅极 G,漏极 D,B,源极 S,3V,4V,5V,uGS = 6V,可变电阻区,恒流区,UTN,iD,开启电压UTN = 2 V,衬底,漏极特性,转移特性,uDS = 6V,截止区,P 沟道增强型 MOS 管与 N
6、 沟道有对偶关系。,(2) P 沟道,栅极 G,漏极 D,B,源极 S,iD,衬底,开启电压UTP = - 2 V,参考方向,2. MOS管的开关作用：,(1) N 沟道增强型 MOS 管,开启电压UTN = 2 V,(2) P 沟道增强型 MOS 管,开启电压UTP = - 2 V,2. 2 分立元器件门电路,2. 2. 1 二极管与门和或门,一、二极管与门,3V,0V,符号:,与门（AND gate),UD = 0.7 V,真值表,A B,Y,0 00 11 01 1,0001,Y = AB,电压关系表,uA/V,uB/V,uY/V,D1 D2,0 0,0 3,3 0,3 3,导通,导通,
7、0.7,导通,截止,0.7,截止,导通,0.7,导通,导通,3.7,二、二极管或门,uY/V,3V,0V,符号:,或门（AND gate),UD = 0.7 V,真值表,A B,Y,0 00 11 01 1,0111,电压关系表,uA/V,uB/V,D1 D2,0 0,0 3,3 0,3 3,导通,导通,- 0.7,截止,导通,2.3,导通,截止,2.3,导通,导通,2.3,Y = A + B,正与门真值表,正逻辑和负逻辑的对应关系：,A B,Y,0 00 11 01 1,0001,负或门真值表,A B,Y,1 11 00 10 0,1110,同理：,正或门,负与门,一、半导体三极管非门,T
8、截止,2. 2. 2 三极管非门（反相器）,饱和导通条件:,T 饱和,因为,所以,电压关系表,uI/V,uO/V,0,5,5,0.3,真值表,0,1,1,0,A,Y,符号,函数式,三极管非门:,A,Y,二、MOS 三极管非门,MOS管截止,2.,MOS 管导通（在可变电阻区）,真值表,0,1,1,0,A,Y,1.,故,2. 3 CMOS 集成门电路,2. 3. 1 CMOS 反相器,一、电路组成及工作原理,uA,uGSN,uGSP,TN,TP,uY,0 V, UTN, UTN, UTP,导通,截止,0 V,UTN = 2 V,UTP = - 2 V,输入端保护电路:,C1、C2 栅极等效输入电
9、容,(1) 0 uA VDD + uDF,D 导通电压：uDF = 0.5 0.7 V,(3) uA - uDF,二极管导通时，限制了电容两端电压的增加。,保护网络,D1、D2、D3 截止,D2、D3 导通,uG = VDD + uDF,D1 导通,uG = - uDF,二、静态特性,1. 电压传输特性：,iD,A,B,C,D,E,F,UTN,VDD,UTH,UTP,UNL,UNH,AB 段：,uI UTN ，,uO = VDD 、 iD 0， 功耗极小。,TN 截止、TP 导通，,BC 段：,TN 导通，uO 略下降。,CD 段：,TN、TP 均导通。,DE、EF 段：,与 BC、AB 段对
10、应，TN、TP 的状态与之相反。,转折电压,指为规定值时，允许波动的最大范围。,UNL：,输入为低电平时的噪声容限。,UNH：,输入为高电平时的噪声容限。,= 0.3VDD,噪声容限：,2. 电流传输特性：,iD,UTH,电压传输特性,电流传输特性,AB、EF 段： TN、TP总有一个为截止状态，故 iD 0 。,CD 段： TN、Tp 均导通，流过两管的漏极电流达到最大值 iD = iD（max) 。,阈值电压：,UTH = 0.5 VDD,（VDD = 3 18 V）,2. 3. 2 CMOS 与非门、或非门、与门和或门,A B,TN1 TP1 TN2 TP2,Y,0 0,0 1,1 0,
11、1 1,截,通,截,通,通,通,通,截,截,通,截,截,截,截,通,通,1,1,1,0,与非门,一、CMOS 与非门,Y =,或非门,二、CMOS 或非门,A B,TN1 TP1 TN2 TP2,Y,0 0,0 1,1 0,1 1,截,通,截,通,通,通,通,截,截,通,截,截,截,截,通,通,1,0,0,0,三、CMOS 与门和或门,1. CMOS 与门,2. CMOS 或门,四、带缓冲的 CMOS 与非门和或非门,1. 基本电路的主要缺点,(1) 电路的输出特性不对称：,当输入状态不同时，输出等效电阻不同。,(2) 电压传输特性发生偏移，导致噪声容限下降。,2. 带缓冲的门电路,在原电路的
12、输入端和输出端加反相器。,A,B,Y,与非门,或非门,同理,缓冲,或非门,与非门,缓冲,2. 3. 3 CMOS 与或非门和异或门,一、CMOS 与或非门,1. 电路组成：,A,B,C,D,Y,2. 工作原理：,由CMOS 基本电路(与非门和反相器)组成。,二、CMOS 异或门,1. 电路组成：,A,B,Y,2. 工作原理：,由CMOS 基本电路(与非门)组成。,2. 3. 4 CMOS 传输门、三态门和漏极开路门,一、 CMOS传输门,(双向模拟开关),1. 电路组成：,2. 工作原理：,TN、TP均导通，,TN、TP均截止，,导通电阻小(几百欧姆),关断电阻大( 109 ),(TG 门 T
13、ransmission Gate),二、CMOS 三态门,1. 电路组成,2. 工作原理,Y 与上、下都断开,TP2、TN2 均截止,Y = Z(高阻态 非 1 非 0),TP2、TN2 均导通,1,0,控制端低电平有效,(1 或 0),3. 逻辑符号,三、CMOS 漏极开路与非门,(OD门 Open Drain),1. 电路组成,B,A,+VDD,RD,外接,符号,(1) 漏极开路，工作时必须外接电源和电阻。,2. 主要特点,(2) 可以实现线与功能：,输出端用导线连接起来实现与运算。,P1,P2,+VDD,Y,RD,(3) 可实现逻辑电平变换：,(4) 带负载能力强。,2. 3. 5 CM
14、OS 电路使用中应注意的几个问题,一、CC4000 和 C000 系列集成电路,1. CC4000 系列：,符合国家标准，电源电压为 3 18 V，功能和外部引线排列与对应序号的国外产品相同。,2. C000 系列：,早期集成电路，电源电压为 7 15 V，外部引线排列顺序与 CC4000 不同，用时需查阅有关手册。,传输延迟时间 tpd,标准门 = 100 ns,HCMOS = 9ns,HCMOS: 54/74 系列,54/74 HC(带缓冲输出),54/74 HCU(不带缓冲输出),54/74 HCT(与 LSTTL 兼容),二、高速 CMOS (HCMOS) 集成电路,三、CMOS 集成
15、电路的主要特点,(1) 功耗极低。,LSI：几个 W ， MSI：100 W,(2) 电源电压范围宽。,CC4000 系列：VDD = 3 18 V,(3) 抗干扰能力强。,输入端噪声容限 = 0.3VDD 0.45VDD,(4) 逻辑摆幅大。,(5) 输入阻抗极高。,(6) 扇出能力强。,扇出系数：带同类门电路的个数，其大小 反映了门电路的带负载能力。,(7) 集成度很高，温度稳定性好。,(8) 抗辐射能力强。,(9) 成本低。,CC4000系列： 50个,四、CMOS 电路使用中应注意的几个问题,1. 注意输入端的静电防护。,2. 注意输入电路的过流保护。,3. 注意电源电压极性。,5.
16、多余的输入端不应悬空。,6. 输入端外接电阻的大小不会引起输入电平的变化。,与门 、 与非门 ：接电源 或 与其他输入端并联,或门 、 或非门 ：接地 或 与其他输入端并联,多余输入端 的处理,思考原因？,4. 输出端不能和电源、地短接。,因为输入阻抗极高 （ 108 ）,故 输入电流 0 ，电阻上的压降 0。,2. 4 TTL 集成门电路,（TransistorTransistor Logic）,一、电路组成及工作原理,输入级,中间级,输出级,D1 保护二极管 防止输入电压过低。,当 uI uB uE,现在 : uE uB uC ，即 发射结反偏 集电结正偏,倒置放大,i,i,i,= i i
17、b,=(1+ i )ib,4.3V,3.6 V,1.4V,0.7V,2.1V,T1 倒置放大状态,1.4V,假设 T2 饱和导通,T3 、D 均截止,(设1 4 = 20),T2 饱和的假设成立,0.3V,1V,ICS2,0.7V,2.1V,思考：D 的作用？,若无 D，此时 T3 可以导通，电路将不能实现正常的逻辑运算,因为,3.6 V,T1 倒置放大状态T2 饱和，T3 、D 均截止,3.6,2.1,1.4,0.7,1,T4 的工作状态：导通,放大还是饱和？,ICS2,iE1,又因为 T3、D 均截止，即,T4 深度饱和：uO = UCES4 0.3V,（无外接负载）,若外接负载 RL ：
18、,0.3,所以,输入短路电流 IIS,二、静态特性,1. 输入特性,(1) 输入伏安特性：,UIL,UIH,低电平输入电流 IIL,高电平输入电流或输入端漏电流 IIH,即：当 Ri 为 2.5 k 以上电阻时，输入由低电平变为高电平,(2) 输入端负载特性：,T2、T4饱和导通,Ri = Ron 开门电阻（2.5 k）,Ron,T2、T4 截止,Ri = Roff 关门电阻（ 0.7 k）,即：当 Ri 为 0 .7 k 以下电阻时 , 输入端相当于低电平。,Roff,0.7 V,1.4 V,2. 输出特性,iO,在输出为低电平条件下，带灌电流负载能力 IOL 可达 16 mA,0.3V,受
19、功耗限制，带拉电流负载能力 IOH 可一般为 - 400 A,3.6V,注意：,输出短路电流 IOS 可达 - 33 mA，将造成器件过热烧毁 ，故门电路输出端不能接地！,3. 电压传输特性：,A,B,AB 段：,uI 0.5 V ，,uB1 1.4 V ，,T2 、T4 饱和导通， T3 、D 截止。,uO = UOL 0.3 V,阈值电压,4. 输入端噪声容限,uI,uO,G1,G2,输出高电平,典型值 = 3.6 V,输出低电平,典型值 = 0.3 V,输入高电平,典型值 = 3.6 V,输入低电平,典型值 = 0.3 V,UNH 允许叠加的负向噪声电压的最大值,G2 输入高电平时的噪声
20、容限：,UNL 允许叠加的正向噪声电压的最大值,G2 输入低电平时的噪声容限：,三、动态特性,传输延迟时间,50%Uom,50%Uim,Uim,Uom,tPHL 输出电压由高到 低时的传输延迟 时间。,tpd 平均传输延迟时间,tPLH 输出电压由低到 高时的传输延迟 时间。,tPHL,tPLH,典型值： tPHL= 8 ns , tPLH= 12 ns,最大值： tPHL= 15 ns , tPLH= 22 ns,T1 多发射极三极管,等效电路：,1. A、B 只要有一个为 0,0.3V,1V,T2 、 T4截止,5V,T3 、 D 导通,2. 4. 2 TTL与非门和其他逻辑门电路,一、T
21、TL 与非门,0.7V,3.6V,+VCC+5V,4k,A,D2,T1,T2,T3,T4,D,1.6k,1k,130,Y,输入级,中间级,输出级,D1,B,R1,R2,R3,R4,0.7V,1V,0.3V,4.3V,2.1V,2. A、B 均为 1,理论：,实际：,T2 、 T4 导通,T3 、 D 截止,uO = UCES4 0.3V,TTL 与非门,+VCC+5V,4k,A,D2,T1,T2,T3,T4,D,1.6k,1k,130,Y,输入级,中间级,输出级,D1,B,R1,R2,R3,R4,TTL 与非门,整理结果：,1,1,1,0,二、TTL 或非门,输入级,中间级,输出级,1. A、
22、B只要有一个为 1,T2 、 T4 饱和,T2 、T3 、 D 截止,uO = 0.3V,0.3V,2. A、B 均为 0,iB1、i B1分别流入T1、T1 的发射极,T2 、 T2均截止,则 T4 截止,T3 、 D 导通,输入级,中间级,输出级,TTL 或非门,5V,3.6V,整理结果：,1,0,0,0,输入级,中间级,输出级,TTL 或非门,2. 4. 3 TTL 集电极开路门和三态门,一、集电极开路门OC 门(Open Collector Gate),1. 电路组成及符号,OC 门必须外接负载电阻和电源才能正常工作。,可以线与连接V CC 根据电路需要进行选择,2. OC 门的主要特
23、点,线与连接举例：,+V CC,RC,线与,Y,Y,外接电阻 RC 的估算：,n OC 与非门的个数,m 负载与非门的个数,k 每个与非门输入端的个数,IIH,IOH,IOH ：OC门截止时的反向漏电流。,IIH ：与非门高电平输入电流(流入 接在线上的每个门的输入端),1,1. RC 最大值的估算, UOH min,RC ,外接电阻 RC 的估算：,2. RC 最小值的估算,0,最不利的情况：,只有一个 OC 门导通，iR 和 iI 都流入该门。,IOL： OC 门带灌电流负载的能力。,iI,IIL,IOL,IIL ：与非门低电平输入电流(每个门只有一个，与输入端的个数无关), IOL,iR
24、 ,RC ,二、 输出三态门 TSL门(Three - State Logic),(1) 使能端低电平有效,1. 电路组成,使能端,(2) 使能端高电平有效,EN,以使能端低电平有效为例：,2. 三态门的工作原理,P,Q,P = 1（高电平）,电路处于正常工作状态：,D3 截止，,（Y = 0 或 1）,使能端,P = 0 (低电平),D3 导通,T2 、T4截止,uQ 1 V,T3、D 截止,输出端与上、下均断开,可能输出状态：0、1 或高阻态,Q,P, 高阻态,记做 Y = Z,使能端,3. 应用举例：,(1) 用做多路开关,(2) 用于信号双向传输,(3) 构成数据总线,数据总线,注意：
25、,任何时刻，只允许一个三态门使能，其余为高阻态。,第二章 小结,一、半导体二极管、三极管和 MOS 管,是数字电路中的基本开关元件，一般都工作在开关状态。,1. 半导体二极管：,是不可控的，利用其开关特性可构成二极管与门和或门。,2. 半导体三极管：,是一种用电流控制且具有放大特性的开关元件， 利用三极管的饱和导通与截止特性可构成 非门 和其它 TTL 集成门电路。,3. MOS管：,是一种具有放大特性的由电压控制的开关元件，利用 N 沟道 MOS 管和 P 沟道 MOS 管可构成CMOS 反相器和其它 CMOS 集成门电路。,二、分立元件门电路,主要介绍了由半导体二极管、三极管和 MOS 管
26、构成的与门、或门和非门。,虽然，分立元件门电路不是本章的重点，但是通过对这些电路的分析，可以体会到与、或、非三种最基本的逻辑运算，是如何用半导体电子电路实现的，这将有助于后面集成门电路的学习。,三、集成门电路 本章重点,主要介绍了 CMOS 和 TTL 集成门电路，重点应放在它们的输出与输入之间的逻辑特性和外部电气特性上。,1. 逻辑特性（逻辑功能）：,普通功能 与门、或门、非门、与非门、或非门、与或非 门和异或门。,特殊功能 三态门、OC门、OD门和传输门。,2. 电气特性：,静态特性 主要是输入特性、输出特性和传输特性。,动态特性 主要是传输延迟时间的概念。,四、集成门电路使用中应注意的几
27、个问题,工作电源,VCC = 5 V,VDD = 3 18 V,输出电平,UOL= 0.3 V UOH = 3.6 V,UOL 0 V UOH VDD,UTH = 0.5 VDD,UTH = 1.4 V,阈值电压,输入端串接电阻Ri,当 Ri Ron（2.5 k ）,输入由 0 1,在一定范围内，Ri的改变不会影响输入电平,输入端 悬空,即 Ri = ,输入为 “1”,多余输入端的处理,1. 与门、与非门接电源；或门、或非门接地。,2. 与其它输入端并联。,练习 写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,100,100k,= 1,100,100k,= 1,= 1,100,100k,100,100k,= 0,练习 写出图中所示各个门电路输出端的逻辑表达式。,TTL,CMOS,100,100k,100,100k,
