1、西安工程大学本科毕业设计（论文）I摘 要本设计是 DSP（2812）最小系统设计,DSP 是 一 门 涉 及 许 多 学 科 而 又 广 泛 应用 于 许 多 领 域 的 新 兴 学 科 。 DSP 指 的 是 数 字 信 号 处 理 器 。 数 字 信 号 处 理 器 是一 种 适 合 完 成 数 字 信 号 处 理 运 算 的 处 理 器 。 20 世 纪 60 年 代 以 来 ， 随 着 计 算机 和 信 息 技 术 的 飞 速 发 展 ， DSP 技 术 应 运 而 生 并 得 到 迅 速 的 发 展 。 在 过 去 的二 十 多 年 时 间 里 ， 数 字 信 号 处 理 已 经 在
2、 通 信 等 领 域 得 到 极 为 广 泛 的 应 用 。数 字 信 号 处 理 是 利 用 计 算 机 或 专 用 处 理 设 备 ， 以 数 字 形 式 对 信 号 进 行 采集 ， 变 换 ， 滤 波 ， 固 执 ， 增 强 ， 压 缩 ， 识 别 等 处 理 ， 已 得 到 符 合 人 们 需 要 的信 号 形 式 。 数 字 信 号 处 理 是 以 众 多 科 学 为 理 论 基 础 的 ， 它 所 涉 及 的 范 围 及 其广 泛 。 在 科 学 领 域 ， 微 积 分 ， 概 率 统 计 ， 随 机 过 程 ， 数 值 分 析 等 都 是 数 字 信号 处 理 的 基 本 工
3、具 。 与 网 络 理 论 ， 信 号 与 系 统 ， 控 制 论 ， 通 信 理 论 ， 故 障 诊断 等 也 密 切 相 关 ， 可 以 说 ， 数 字 信 号 处 理 是 把 许 多 经 典 的 理 论 体 系 作 为 自 己的 理 论 基 础 ， 同 时 又 使 自 己 成 为 一 系 列 新 兴 学 科 的 理 论 基 础 。DSP 主 要 应 用 在 数 字 信 号 处 理 中 ， 目 的 是 为 了 能 够 满 足 实 时 信 号 处 理 的要 求 ， 因 此 需 要 将 数 字 信 号 处 理 中 的 常 用 运 算 执 行 的 尽 可 能 快 。 这 就 决 定 了DSP 的
4、 特 点 和 关 键 技 术 。 适 合 数 字 信 号 处 理 的 技 术 ： DSP 包 涵 乘 法 器 ， 累 加器 ， 特 殊 地 址 发 生 器 ， 领 开 销 循 环 等 ； 提 高 处 理 速 度 的 技 术 ： 流 水 线 技 术 ，并 行 处 理 技 术 ， 超 常 指 令 等 。DSP 对 元 件 值 的 容 限 不 敏 感 ， 受 温 度 、 环 境 等 外 部 参 与 影 响 小 ； 容 易 实现 集 成 ； VLSI 可 以 时 分 复 用 ， 共 享 处 理 器 ； 方 便 调 整 处 理 器 的 系 数 实 现 自适 应 滤 波 ； 可 实 现 模 拟 处 理 不
5、 能 实 现 的 功 能 ： 线 性 相 位 、 多 抽 样 率 处 理 、 级联 、 易 于 存 储 等 ； 可 用 于 频 率 非 常 低 的 信 号 。关 键 词 典 型 特 征 ,体 系 结 构 ,程 序 流 程西安工程大学本科毕业设计（论文）IIABSTRACTThis design is the DSP (2812) Minimum system design, DSP is a widely used but many disciplines involved in many areas of emerging disciplines. We often say that the
6、 DSP refers to the digital signal processor. Digital Signal Processor is a complete cross-signal processing for the processor. Since the 60s of the 20th century, with the computers and the rapid development of information technology, DSP technology and the rapid development emerged. In the past twen
7、ty years time, digital signal processing in communications and other fields has been very widely used.Digital signal processing is to use a computer or dedicated processing equipment to collect the signal in digital form, transform, filter, stubborn, enhancement, compression, recognition processing
8、needs of the people has been the signal form. Digital signal processing theory is based on a number of science-based, its scope and wide. For example, in science, calculus, probability and statistics, stochastic processes, numerical analysis, digital signal processing are the basic tools. And networ
9、k theory, signals and systems, control theory, communication theory, fault diagnosis, etc., are closely related, can be said that digital signal processing is to many classical theoretical system as its theoretical basis, but also to become a new discipline theoretical basis.DSP is mainly used in di
10、gital signal processing, designed to meet real-time signal processing requirements, requiring digital signal processing of common operations performed as quickly as possible. This determines the DSP features and key technologies. Suitable for digital signal processing techniques: DSP indulgence mult
11、iplier, accumulator, special address generator, leading overhead loops; improve the speed of the technology: pipelining, parallel processing, exceptional instruction and so on.DSP of the component value of tolerance is not sensitive to temperature, and environment outside involvement affect small; e
12、asy integration; VLSI can be time-西安工程大学本科毕业设计（论文）IIIdivision multiplexing, shared processor; facilitate the adjustment of the processor factor to achieve adaptive filter; to analog processing can not Implementation of functions: linear phase, multirate processing, cascade, easy storage; can be used
13、 to frequency of very low signal.KEY WORDS ：Typical characteristics, Architecture, Program flow西安工程大学本科毕业设计（论文）IV目 录前 言 .1第 1 章 绪 论 21.1 研究背景 21.2 系统概述 21.3 论文完成的工作 3第 2 章 DSP（ 2812） 最 小 系 统 的 硬 件 42.1 DSP（2812）性能概述 .42.2 TMS320F2812 的引脚图及功能 62.3 相关硬件设计 .122.3.1 DSP 与液晶模块的直接访问接口 122.3.2 基于 CPLD 的硬件等
14、待电路 .132.4 DSP 最小系统 142.4.1 电源转换 142.4.2 片外程序和数据存储器 142.4.3 时钟电路 152.4.4 JTAG 仿真接口电路 .152.5 硬件的调试 .162.5.1 电路测试及目标板识别 162.5.2 事件管理器产生 PWM 波功能测试 162.5.3 基于串口通信的数据采集功能测试 16第 3 章 软 件 的 设 计 .183.1 软件简介 .183.2 基本功能 .183.2.1 2812 读写时序 .183.2.2 液晶显示模块的读写时序 193.2.3 F2812 的 XREADY 信号 .203.2.4 相关 VHDL .213.2.
15、5 DSP 对液晶模块连续的读写访问 223.3 TMS320F2812 系统设计中应注意的几个问题 .233.3.1 速度和时钟 233.3.2 中断的使用 243.3.3 Flash Ram 的使用 26第 4 章 结 论 .27参 考 文 献 .28致 谢 .30西安工程大学本科毕业设计（论文）1前 言随 着 计 算 机 和 信 息 技 术 的 飞 速 发 展 ， DSP 技 术 已 经 应 用 到 我 们 生 活 的 每一 个 角 落 ， 从 军 用 到 民 用 ， 从 航 空 航 天 到 生 产 生 活 ， 都 越 来 越 多 的 使 用DSP。DSP 的 主 要 应 用 有 数 字
16、 化 移 动 电 话 ， 数 据 调 制 解 调 器 ， 磁 盘 /光 盘 控 制器 需 求 ， 图 形 图 像 处 理 需 求 ， 汽 车 电 子 系 统 等 。 应 用 DSP 的 领 域 可 以 说 是不 胜 枚 举 。 DSP 在 航 空 航 天 方 面 ， 主 要 用 于 雷 达 和 声 纳 信 号 处 理 ； 在 通 信 方面 ， 主 要 用 于 移 动 电 话 ， IP 电 话 ， ADSL 和 HFC 的 信 号 传 输 ； 在 控 制 方 面 ，主 要 用 于 电 机 控 制 ， 光 驱 和 因 公 安 驱 动 器 ； 在 电 子 娱 乐 方 面 ， 主 要 用 于 高 清晰
17、 电 视 ， 机 顶 盒 ， 家 庭 影 院 ， DVD 等 应 用 ； 还 有 数 字 相 机 ， 网 络 相 机 等 等 。可 以 说 没 有 DSP 就 没 有 对 互 联 网 的 访 问 ， 也 没 有 多 媒 体 ， 也 没 有 无 线 通 信 。随 着 科 学 技 术 的 发 展 ， 将 会 出 现 更 多 的 DSP 新 应 用 领 域 。DSP 的 开 发 工 具 包 括 各 种 仿 真 软 件 ， 调 试 软 件 ， 硬 件 仿 真 器 ， 评 估 板 等 ，中 国 的 DSP 市 场 增 长 迅 速 ， 一 直 与 国 际 DSP 技 术 保 持 同 步 的 态 势 。 随
18、 着 中 国社 会 数 字 化 ， 信 息 化 的 进 展 和 中 国 经 济 的 持 续 稳 定 增 长 ， 刺 激 了 电 子 信 息 产业 和 市 场 的 快 速 发 展 ， 推 动 了 DSP 的 广 泛 应 用 。本 文 给 出 DSP 芯 片 TMS320F2812 的 硬 件 的 最 小 系 统 设 计 ， 然 后 增 加 一 个外 扩 用 来 演 示 DSP 芯 片 2812 的 运 行 。论 文 的 结 构 如 下 ， 共 分 四 个 章 节 。第 一 章 描 述 了 DSP2812 课 题 的 研 究 背 景 ， 意 义 以 及 发 展 现 状 ， 并 根 据DSP2812
19、 的 原 理 和 特 点 及 设 计 要 求 ， 给 出 了 设 计 实 现 的 基 本 方 案 。第 二 章 主 要 给 出 了 系 统 的 硬 件 设 计 ， 根 据 具 体 功 能 的 实 现 ， 对 硬 件 电 路进 行 详 细 的 分 析 。第三章为系统软件设计。第四章为工作总结和展望，主要对本次设计进行总结并对更深入的研究本课题做出了展望。西安工程大学本科毕业设计（论文）2第 1 章 绪论1.1 研究背景数字化已成为电子、通信和信息技术的发展趋势与潮流。在这种趋势与潮流的推动下，数字信号处理的理论与实现手段获得了快速的发展，已成为当代发展最快的学科之一。而 DSP 芯片作为数字信号
20、处理，尤其是实时数字信号处理的主要方法和手段，自 20 世纪 70 年代末、80 年代初诞生以来，无论在性能上还是在价格上，都取得了突破性的迅猛发展。从定点到浮点直到并行处理芯片，DSP 芯片的功能越来越强、速度越来越快例如 TI 公司的并行处理芯片C6000 系列的速度达到了 2400MIPS 的高指标；而且，DSP 芯片的价格越来越低，开发与设计手段越来越多样化、越来越容易。越来越高的性能价格比、日渐完善的开发方式使 DSP 的应用范围越来越大，已经广泛地应用于通信、雷达、声纳、遥感、生物医学、机器人、控制、精密机械、语音和图像处理等领域。可以毫不夸张地说，以 DSP 芯片为基础的数字信号
21、处理技术已成为当代电子、通信和信息处理技术不可或缺的重要手段。1.2 系统概述DSP2812 功能比单片机强大的多,TMS320F2812 是美国 TI 公司推出的C2000 平台上的定点 32 位 DSP 芯片，适合用于工业控制，电机控制等，用途广泛，应该相当于单片的升级版。运行时钟也快可达 150MHz，处理性能可达150MIPS，每条指令周期 6.67ns。IO 口丰富，对用户一般的应用来说足够了。两个串口。具有 12 位的 03.3v 的 AD 转换等。具有片内 128k16 位的片内FLASH，18K 16 位的 SRAM，一般的应用系统可以不要外扩存储器。西安工程大学本科毕业设计（
22、论文）31.3 论文完成的工作（1）技术方案及技术路径。（2）硬件原理图。（3）制作及调试。（4）嵌入式软件编程及调试。西安工程大学本科毕业设计（论文）4第 2 章 DSP（2812）最小系统的硬件2.1 DSP（2812）性能概述（ 1） F2812 DSP 芯 片 采 用 高 性 能 静 态 CMOS 技 术1 主 频 高 达 150MHz， 每 个 时 钟 周 期 为 6.67ns。2 采 用 低 电 压 供 电 ， 当 主 频 为 135MHz 时 ,内 核 电 压 为 1.8V， 主 频150MHz 时 内 核 电 压 为 1.9V， I/O 引 脚 电 压 为 3.3V。（ 2）
23、支 持 JTAG 在 线 仿 真 接 口(3） 32 位 高 性 能 处 理 器1 支 持 16bX16b 和 32bX32b 的 乘 法 加 法 运 算 。2 支 持 16bX16b 双 乘 法 运 算 。3 采 用 哈 佛 总 线 结 构 模 式 。4 快 速 的 中 断 响 应 和 中 断 处 理 能 力 。5 统 一 的 存 储 设 计 模 式 。6 兼 容 C/C+语 言 以 及 汇 编 语 言 。(4) 片 内 存 储 空 间1 片 内 FLASH 空 间 大 小 为 128KX16b， 分 为 4 个 8KX16b 和 6 个16KX16b 存 储 段 。2 OTP ROM 空
24、间 大 小 1KX16b。3 L0、 L1 两 块 4KX16b 单 地 址 寻 址 随 机 存 储 器 （ SARAM） 。4 H0： 一 块 8KX16b 随 机 存 储 器 （ SARAM） 。5 M0、 M1： 两 块 1KX16bSARAM。(5) Boot ROM 空 间空 间 大 小 为 4KX16b， 内 含 软 件 启 动 模 式 以 及 标 准 数 学 函 数 库 。(6) 外 部 接 口1 高 达 1MX16b 的 总 存 储 空 间 。西安工程大学本科毕业设计（论文）52 可 编 程 的 等 待 时 间 。3 可 编 程 的 等 待 读 写 时 序 。4 3 个 独 立
25、 的 片 选 信 号 。（ 7） 时 钟 和 系 统 控 制1 支 持 动 态 锁 相 环 倍 频 。2 片 内 振 荡 器 。3 内 含 看 门 狗 定 时 模 块 。（ 8） 3 个 外 部 中 断（ 9） 外 设 中 断 模 块 （ PIE） 可 以 支 持 45 个 外 设 中 断（ 10） 3 个 32 位 CPU 定 时 器（ 11） 128 位 安 全 密 钥1 可 以 包 含 Flash ROM OTP 以 及 L0 L1SARAM。2 防 止 系 统 硬 件 、 软 件 被 修 改 。（ 12） 用 于 控 制 电 机 的 外 设1 两 路 事 件 管 理 （ EVA、 EV
26、B） 。（ 13） 串 行 通 信 端 口1 串 行 外 设 接 口 SPI。2 两 路 串 行 通 信 接 口 SCI， 标 准 URAT 口 。3 增 强 型 CAN 模 块 （ eCAN） 。4 多 通 道 缓 冲 串 行 接 口 （ MSBSP） 。（ 14） 12 位 ADC 转 换 模 块1 2X8 路 输 入 通 道 。2 两 个 采 样 保 持 器 。3 单 一 或 级 联 转 换 模 式 。4 最 高 转 换 速 度 80ns/12.5Msps。（ 15） 56 个 通 用 GPIO 口（ 16） 先 进 的 仿 真 模 式1 具 有 实 时 仿 真 及 设 置 断 点 的
27、功 能 。2 支 持 硬 件 仿 真 。西安工程大学本科毕业设计（论文）6（ 17） 开 发 工 具1 DSP 集 成 环 境 CCS。2 JTAG 仿 真 器 。（ 18） 低 电 模 式 和 电 源 存 储1 支 持 IDLE、 STANDBY、 HALT 模 式 。2 禁 止 /使 能 独 立 外 设 时 钟 。（ 19） 封 装1 179 引 脚 BGA 封 装 ， 带 扩 展 存 储 接 口 。2 176 引 脚 PGF 封 装 ， 带 扩 展 存 储 接 口 。2.2 TMS320F2812 的引脚图及功能如 图 2-1 为 TMS320F2812 引脚图以及各个引脚的作用。西安工
28、程大学本科毕业设计（论文）7图 2-1 TMS320F2812 引 脚 图XINTF 信号XA0XA18 - 19 位地址总线。XD0XD15 - 16 位数据总线。XMP/MC - 1 - 微处理器模式 - XINCNF7 有效。0 - 微计算机模式 - XINCNF7 无效。XHOLD - 外部 DMA 保持请求信号。XHOLD 为低电平时请求 XINTF 释放外部总线，并把所有的总线与选通端置为高阻态。当对总线的操作完成且没有对XINTF 进行访问时，XINTF 释放总线。此信号是异步输入并与 XTIMCLK 同步。西安工程大学本科毕业设计（论文）8XHOLDA - 外部 DMA 保持确
29、认信号。当 XINTF 响应 XHOLD 的请求时 XHOLDA 呈低电平，所有的 XINTF 总线和选通端呈高阻态。XHOLD 和 XHOLDA 信号同时发出。当 XHOLDA 有效(低)时外部器件只能使用外部总线。XZCS0AND1 - XINTF 区域 O 和区域 1 的片选，当访 XINTF 区域 0 或 1 时有效(低)。XZCS2 - XINTF 区域 2 的片选，当访 XINTF 区域 2 时有效(低)。XZCS6AND7 - XINTF 区域 6 和区域 7 的片选，当访 XINTF 区域 6 或 7 时有效(低)。XWE - 写有效。有效时为低电平。写选通信号是每个区域操作的
30、基础，由XTIMINGX 寄存器的前一周期、当前周期和后一周期的值确定。XRD - 读有效。低电平读选通。读选通信号是每个区域操作的基础，由xTIMINGX 寄存器的前一周期、当前周期和后一周期的值确定。注意：XRD和XWE是互斥信号。XR/W - 通常为高电平，当为低电平时表示处于写周期，当为高电平时表示处于读周期。XREADY - 数据准备输入，被置 1 表示外设已为访问做好准备。XREADY 可被设置为同步或异步输入。在同步模式中，XINTF 接口块在当前周期结束之前的一个 XTIMCLK 时钟周期内要求 XREADY 有效。在异步模式中，在当前的周期结束前 XINTF 接口块以 XTI
31、MCLK 的周期作为周期对 XREADY 采样 3 次。以 XTIMCLK 频率对 XREADY 的采样与 XCLKOUT 的模式无关。JTAG 和其他信号X1/XCLKIN - 振荡器输入内部振荡器输入，该引脚也可以用来提供外部时钟。C28x 能够使用一个外部时钟源，条件是要在该引脚上提供适当的驱动电平，为了适应 1.8V 内核数字电源(VDD)，而不是 3.3V 的 I/O 电源(VLDIO)。可以使用一个嵌位二极管去嵌位时钟信号，以保证它的逻辑高电平不超过 VDD(1.8V或 1.9V)或者去使用一个 1.8V 的振荡器。X2 - 振荡器输出。西安工程大学本科毕业设计（论文）9XCLKO
32、UT - 源于 SYSCLKOUT 的单个时钟输出，用来产生片内和片外等待状态，作为通用时钟源。XCLKOU 丁与 SYSCLKOUT 的频率或者相等，或是它的 1/2，或是 l/4。复位时 XCLKOUTSYSCLKOUT/4。TESTSEL - 测试引脚，为 TI 保留，必须接地。TEST1 - 测试引脚，为 TI 保留，必须悬空。TEST2 - 测试引脚，为 TI 保留，必须悬空。TMS - JTAG 测试模式选择端，有内部上拉功能，在 TCK 的上升沿 TAP 控制器计数一系列的控制输入。TDI - 带上拉功能的 JTAG 测试数据输入端，在 TCK 的上升沿，TDI 被锁存到选择寄存
33、器、指令寄存器或数据寄存器中。TDO - JTAG 扫描输出，测试数据输出。在 TCK 的下降沿将选择寄存器的内容从 TDO 移出。TCK - JTAG 测试时钟，带有内部上拉功能。TRST - 有内部上拉的 JTAG 测试复位。当它为高电平时扫描系统控制器件的操作。若信号悬空或为低电平，器件以功能模式操作，测试复位信号被忽略。注意：TRST上不要用上拉电阻。它内部有上拉部件。在强噪声的环境中需要附加上拉电阻，此电阻值根据调试器设计的驱动能力而定。一般取 22K 即能提供足够的保护。因为有了这种应用特性，所以使得调试器和应用目标板都有合适且有效的操作。EMU0 - 带上拉功能的仿真器 I/O
34、口引脚 0，当 TGST为高电平时，此引脚用作中断输入。该中断来自仿真系统，并通过 JTAG 扫描定义为输入/输出。EMU1 - 仿真器引脚 1，当 TGST为高电平时，此引脚输出无效，用作中断输入。该中断来自仿真系统的输入，通过 JTAG 扫描定义为输入/输出。XRS - 器件复位(输入)及看门狗复位(输出)。器件复位，XRS 使器件终止运行，PC 指向地址 0x3FFFCO。当 XRS 为高电平时，程序从 PC 所指出的位置开始运行。当看门狗产生复位时,DSP 将该引脚驱动为低电平，在看门向复位期间，低电平将持续 512 个 XCLKIN 周期。该引脚的输出缓冲器是一个带有内部上拉(典型值
35、 100mA)的开漏缓冲器，推荐该引脚应该由一个开漏设备去驱动。ADC 模拟输入信号西安工程大学本科毕业设计（论文）10ADCINA7 ADCINA0 - 采样/保持 A 的 8 通道模拟输入。在器件未上电之前ADC 引脚不会被驱动。ADCINB7 ADCINB0 - 采样/保持 B 的 8 通道模拟输入。在器件未上电之前ADC 引脚不会被驱动。ADCREFP - ADC 参考电压输出（2V）。需要在该引脚上接一个低 ESR(50m1.5欧姆)的 10uf 陶瓷旁路电容，另一端接至模拟地。ADCREFM - ADC 参考电压输出（1V）。需要在该引脚上接一个低 ESR(50m1.5欧姆)的 1
36、0uf 陶瓷旁路电容，另一端接至模拟地。ADCRESE-XT - ADC 外部偏置电阻(24.9K)。ADCBGREFN - 测试引脚，为 TI 保留，必须悬空。AVDDREFBG - ADC 模拟电源(3.3V)。AVSSREFBG - ADC 模拟地。ADCLO - 普通低侧模拟输入。VSS1 - ADC 数字地。VSSA1、2 - ADC 模拟地。VDD1 - ADC 数字电源(1.8V)。VDDA1、2 - ADC 模拟电源(3.3V)。VDDAIO - I/O 模拟电源(3.3V)。VSSAIO - I/O 模拟地。电源信号VDD - 1.8V 或 1.9V 核心数字电源。VSS -
37、 内核和数字 I/O 地。VDDAIO - I/O 模拟电源(3.3V)。VDDIO - I/O 数字电源(3.3V)。VSSAIO - I/O 模拟地。VDD3VL - flash 核电源(3.3V)，上电后所有时间内都应将该引脚接至 3.3V。GPIO 和外设共用的管脚EV-A。PWM1-6。西安工程大学本科毕业设计（论文）11T1PWM_T1CMP - 定时器 1 输出。T2PWM_T2CMP - 定时器 2 输出。CAP1_QEP1 - 捕获输入。CAP2_QEP2 - 捕获输入。CAP3_QEP11 - 捕获输入。TDIRA - 计数器方向。TCKINA - 计数器时钟输入。C1TR
38、IP - 比较器 1 输出。C2TRIP - 比较器 2 输出。C3TRIP - 比较器 3 输出。T1CTRIP_PDPINTA - 定时器 1 比较输出。T2CTRIP/EVASOC - 定时器 2 比较输出或 EV-A 启动外部 AD 转换输出。EV-B。PWM7-12。T3PWM_T3CMP - 定时器 1 输出。T4PWM_T4CMP - 定时器 2 输出。CAP4_QEP12 - 捕获输入。CAP5_QEP4 - 捕获输入。CAP6_QEP3 - 捕获输入。TDIRB - 计数器方向。TCKINB - 计数器时钟输入。C4TRIP - 比较器 4 输出。C5TRIP - 比较器 5
39、 输出。C6TRIP - 比较器 6 输出。T3CTRIP_PDPINTB - 定时器 3 比较输出。T4CTRIP/EVBSOC - 定时器 4 比较输出或 EV-B 启动外部 AD 转换输出。中断信号XINT_XBIO - XINT1 或 XBIO核心输入。XINT2_ADCSOC - XINT2 或开始 AD 转换。西安工程大学本科毕业设计（论文）12XINMI_XINT13 - XNMI 或 XINT13。SPISPISIMOA - SPI 从动输入，主动输出。SPISOMIA - SPI 从动输出，主动输入。SPICLKA - SPI 时钟。SPISTEA - SPI 从动传送使能。
40、SCI-A，SCI-B。SCITXDA - SCI-A 发送。SCIRXDA - SCI-A 接收。SCITXDB - SCI-B 发送。SCIRXDB - SCI-B 接收。CANCANTXA - CAN 发送。CANRXA - CAN 接收。MCBSPMCLKXA - 发送时钟。MCLKRA - 接收时钟。MFSXA - 发送帧同步信号。MSXRA - 接收帧同步信号。MDXA - 发送串行数据。MDRA - 接收串行数据。XFCPU 输出XF_XPLLDIS - 引脚有 3 个功能：1、XF 一通用输出引脚。2、XPLLDIS - 复位期间此引脚被采样以检查锁相环 PLL 是否被使用，若
41、该引脚采样为低，PLL将被禁止。此时，不能使用 HALT 和 STANDBY 模式。3、GPIO - 通用输入/输出功能。西安工程大学本科毕业设计（论文）132.3 相关硬件设计2.3.1 DSP 与液晶模块的直接访问接口这里，将液晶模块映射在 DSP 的 XZCS6 区上，由于制造商已经装配好了液晶显示驱动和分压电路，并提供了驱动电路接口，使得液晶显示模块和微处理器的接口十分方便。该模块共有 13 条信号线。RS 是寄存器选择，低电平选择指令寄存器，高电平选择数据寄存器。R/w 是读写控制端，低电平写显示模块，高电平读显示模块。CSA、CSB 为驱动器片选信号线，可以选择相应的显示区域。E
42、为允许输入信号线(数据读、写操作允许信号)，高电平有效。DB0DB7 为数据线。功能框图如图 2-2 所示。图 2-2 模块功能框图在实际电路设计中还需注意，由于该液晶显示模块是 5 V 设备，所以在连接控制线、数据线时需要加电平隔离和转换器件。可以使用 74LS245 芯片。2.3.2 基于 CPLD 的硬件等待电路由于 DSP 芯片需要通过 XREADY 信号来延长读、写周期，使之与液晶显示模块的 E 的高电平信号相匹配，所以设计了外部硬件等待电路。该电路是通过 CPLD 芯片 EPM7064S 来实现的。EPM7064S 是 Ahera 公司的 MAX7000 系列产品。它可以很容易地实
43、现地址译码、等待时序的插入，并且是通过编写程序来实现西安工程大学本科毕业设计（论文）14各种逻辑的，容易修改，可移植性强，便于调试。其中，它的输入时钟为TMS320F2812 的输出信号 XCLKOUT。2.4 DSP 最小系统2.4.1 电源转换DSP 最小系统仅有 5V 电源供电，由于 DSP 芯片供电电压只能是 3.3V，所以在设计电路时，需要将 5V 电源转换为 3.3V 给 CPU 供电，因此使用了 TI 公司的5V/3V 的 TPS7333Q 高性能稳压芯片，并可提供上电复位信号，该信号/RSDSP接到 DSP 的复位引脚上。该芯片最大输出电流 500mA。TPS7333Q 输出后
44、的10f 和 0.1f 的电容不能省略，否则得不到稳定的 3.3V 电压。图 2-3 为电源转换原理图。图 2-3 电源转换原理图2.4.2 片外程序和数据存储器为试过程，提高调试效率，系统扩展了片外的程序存储器，这样就不用每次都把程序烧入片内 FLASH 中，可以方便的在线调试。由于 TMS320F2812 采用20MHZ 时钟频率，即时钟周期为 50ns，对存储器的存储速度要求较高，为此我们采用的是 Cypress 公司的 Cy7c1021v 芯片，其存储时间为 33ns，数据宽度是16 位，容量 64k。通过与门电路实现逻辑将其共用为程序 RAM 和数据 RAM。该RAM 的低 32K
45、被定义为数据空间，地址为 0x00000x7FFF；高 32K 被定义为程序空间，地址为 0x80000xFFFF。图 2-4 为片外存储器扩展。西安工程大学本科毕业设计（论文）15图 2-4 片外存储器扩展2.4.3 时钟电路TMS320 F2812 DSP 的时钟可以有两种连接方式，即外部振荡器方式和谐振器方式。本文采用的是外部有源时钟方式，直接选择一个 3.3V 供电的 30MHz 有源晶振实现。晶振电路如图 2-5 所示。图 2-5 时钟电路2.4.4 JTAG 仿真接口电路几乎所有的高速控制器和可编程器件都配有标准仿真接口 JTAG，F2812 也西安工程大学本科毕业设计（论文）16
46、不例外。JTAG 扫描逻辑电路用于仿真和测试，采用 JTAG 可实现在线仿真，同时也.是调试过程装载数据、代码的唯一通道。通过 JTAG 接口可将仿真器与目标系统相连接。为了与仿真器通信，DSP 控制板必须带有 14 引脚的双排直插管座。F2812 和 14 针仿真插座连接的电路如图 2-6。图 2-6 JTAG 接口2.5 硬件的调试2.5.1 电路测试及目标板识别监测系统输入和输出工作电压后，监测上电复位及手动复位电路工作情况。利用 DSP 仿真器进行硬件仿真，进入 CCS 坏境，识别目标器件，表明硬件基本正常。2.5.2 事件管理器产生 PWM 波功能测试TMS320 F2812 内核集
47、成的两个事件管理器 EVA 和 EVB 提供了强大的控制功能，特别适合运动控制和电机控制等领域。F2812 的每个事件管理模块可以同时产生 8 路脉宽调制信号，包括 3 对由完全比较单元产生的死区可编程 PWM 信号以及有通用定时器产生的 2 路独立的 PWM 信号。2.5.3 基于串口通信的数据采集功能测试F2812 串口支持 16 级接收和发送 FIFO，有一个 16 位波特率选择寄存器，西安工程大学本科毕业设计（论文）17灵活性极大。此外，芯片上集成了一个 12 位 ADC，具有 16 通道服用输入接口，两个采样保持电路，最快转换周期为 60ns。西安工程大学本科毕业设计（论文）18第
48、3 章 软件的设计3.1 软件简介在 F2812 中，对外部器件的读、写访问都是通过外部接口模块 XINTF 来实现的。它类似于 C240X 的外部接口，但也作了三方面的改进。（1） 原来的 TMS320LF240X 系列，程序存储空间、数据存储空间和 I/o 空间都映射在相同的地址(0000FFFF)，对它们的访问是通过不同的指令来区分的；而在 F2812 中，外部接口模块分成了 5 个固定的存储映像区域：XZCS0、XZCSl、XZCS2、XZCS6、XZCS7，可寻址 1 MB 的片外存储器空间，具有独立的地址。（2） F2812 的每个 XINTF 区都有一个片选信号。其中，有地区域的
49、片选信号在内部是“与”在一起的，组成了一个共享的芯片选择，比如 XZCSo 和 XZXSl 共享一个片选信号 XZCSO、ANDI,XZCS6 和 XZCS7 共享一个片选信号XZCS6XZCS7.在这种方式下，同一个外部器件可被连到两个区，或者可以用外部译码逻辑来区分这两个区。（3） 5 个固定存储映像区域的每一个区还可以分别对等待状态数、读写选通信号的建立时间、激活时间和保持时间进行编程。3.2 基本功能3.2.1 2812 读写时序可编程的等待状态、芯片选择和可编程的选通时间使得该接口与外部存储器及外设脱离了联系，可以灵活、独立地进行外部扩展。这里，对外部器件进行读、写访问的基时钟是 xINTF 内部时钟 xTIMCLK。通过写 XINTF-CNJF2
