PCM编解码芯片控制new.doc

1、黑龙江科技学院课程设计任务书一、设计题目： 二、设计的主要内容： 指导教师： 日 期： 教师评语：评阅成绩： 评 阅 人： 日 期： 摘 要根据设计需求选用了 TP3067 芯片作为 PCM 编译码器，它把编译码器（Codec）和滤波器（Filter）集成在一个芯片上，功能比较强。TP3067 具有完整的话音到PCM 和 PCM 到话音的 A 律压扩编解码功能。它的编码和解码工作既可同时进行，也可异步进行。编译码器的工作是由时序电路控制的。在编码电路中，进行取样、量化、编码，译码电路经过译码低通、放大后输出模拟信号，这两部分集成在一个芯片上就是一个单路编译码器。在一个 PCM 帧里，它的译码电

2、路也只能在一个由它自己的时序里，从外部接收 8 位 PCM 码。单路编译码器的发送时序和接收时序可由外部电路来控制。该设计的核心语言是 VHDL，采用 MAX+pus为仿真工具，分别仿真出帧同步、某一编码时隙、某一解码时隙的帧同步、帧同步码不匹配、编解码过程的波形。关键词：编译码器，时序电路，编码时隙，帧同步 第 1 章 PCM 编解码芯片控制概述脉冲编码调制是把模拟信号数字化传输的基本方法之一，本设计采用了 TP3067作为 PCM 编解码芯片，利用它的编解码功能，实现信号的转换。1.1 设计背景和目的意义VHDL 语言主要用于描述数字系统的结构，行为，功能和接口。除了含有许多具有硬件特征的

3、语句外，VHDL 的语言形式和描述风格与句法是十分类似于一般的计算机高级语言。VHDL 的基本特点是将一项工程设计，或称设计实体（可以是一个元件，一个电路模块或一个系统）分成外部（或称可是部分,及端口)和内部（或称不可视部分） ，既涉及实体的内部功能和算法完成部分。PCM 编解码芯片 TP3067 是设计无线对讲系统中的一部分，实现语音信号的编码与解码，使其在可编程逻辑器件生成的时序控制下实现编译码。通过本课程设计的学习，学生将复习所学的专业知识，使课堂学习的理论知识应用于实践，使学生具有一定的实践操作能力，为学生完成毕业设计任务打下基础。本课程设计中，通过 VHDL 语言的描述，使 TP30

4、67 编解码芯片产生时序信号，完成编码和解码的过程。它具有很重要的意义，他实现了 VHDL 语言对语音信号编码和解码这一问题的完成，而且 VHDL 语言设计更加使程序简洁，易懂，明了，程序简练。这是它的优点。同时该程序还利用 MAX+PLUS进行了仿真，仿真波形简单、易懂，具有很强的说服能力。1.2 设计主要实现的功能利用VHDL设计pcm编码芯片的控制,生成时钟信号,发送时添加帧同步码,解码时检测帧同步码。以控制编解码的时序实现编解码功能。 本系统中所有的时隙都是从频率为8.102MHz的外部时钟信号频后得到2.048MHz的码同步时钟，再经分频分相后得到8KHz的帧同步时钟。通过时钟信号的

5、抽样、量化、编码和经过信道后的再生、解码和解调实现语音信号的编码和解码。第 2 章 PCM 编解码芯片控制设计思想本课程设计研究了 PCM 系统和单片 PCM 编译码器 TP3067，其中 PCM 系统包括PCM 系统的工作原理和组成；单片 PCM 编译码器 TP3067 包括芯片内部结构和外部接口两部分。并通过 VHDL 硬件描述语言对 TP3067 进行描述，并用 MAX+PLUS仿真出波形。2.1 PCM 系统2.1.1PCM 系统工作原理脉冲编码调制是把模拟信号数字化传输的基本方法之一，它通过抽样、量化和编码，把一个时间连续、取值连续的模拟信号变换成时间离散、取值离散的数字信号，然后在

6、信道中进行传输。接收机将收到的数字信号经再生、译码、平滑后恢复出原始的模拟信号。话音信号先经过防混叠低通滤波器，得到限带信号，进行脉冲抽样，变成 8KHz 重复频率的抽样信号，然后将幅度连续的 PAM 信号用“四舍五入”办法量化为有限个幅度取值的信号，再经编码，转换成二进制码。考虑到系统时钟频率较高,本系统利用 VHDL 设计 pcm 编码芯片的控制,生成时钟信号,发送时添加帧同步码,解码时检测帧同步码。以控制编解码的时序实现编解码功能。2.1.2 PCM 系统的组成PCM 系统由话音输入、低通滤波、抽样、量化、编码、信道、再生、解码、解调、低通滤波、语音输出组成。其组成框图如图 1 所示：2

7、.2 单片 PCM 编译码器 TP3067图 1 PCM 组成框图话音输入 低通滤波 抽 样 量 化 编 码话音输出 低通滤波 解 调 解 码信道再 生2.2.1 芯片 TP3067 简介本课程设计选择了 TP3067 芯片作为 PCM 编译码器，它把编译码器（Codec）和滤波器(Filter)集成在一个芯片上，功能比较强，它既可以进行 A 律变换，也可以进行 u 律变换，它的数据既可用固定速率传送，也可用变速率传送，它既可以传输信令帧也可以选择它传送无信令帧，并且还可以控制它处于低功耗备用状态，到底使用它的什么功能可由用户通过一些控制来选择。TP3067 可以组成模拟用户线与程控交换设备间

8、的接口，包含有话音 A 律编解码器。自调零逻辑。话音输入放大器、RC 滤波器、开关电容低通滤波器、话音推挽功放等功能单元。TP3067 具有完整的话音到 PCM 和 PCM 到话音的 A 律压扩编解码功能。它的编码和解码工作既可同时进行，也可异步进行。2.2.2 芯片 TP3067 工作原理编译码器的工作是由时序电路控制的。在编码电路中，进行取样、量化、编码，译码电路经过译码低通、放大后输出模拟信号，把这两部分集成在一个芯片上就是一个单路编译码器。单路编译码器变换后的8位PCM码字是在一个时隙中被发送出去，这个时序号是由A/D控制电路来决定的，而在其它时隙时编码器是没有输出的。同样在一个PCM

9、帧里，它的译码电路也只能在一个由它自己的时序里，从外部接收8位PCM码。单路编译码器的发送时序和接收时序可由外部电路来控制。只要向A/D控制电路或D/A控制电路发某种命令即可控制单路编译码器的发送时序和接收时序号，从而也可以达到总线交换的目的。不同的单路编译码器对其发送时序和接收时序的控制方式都有所不同。 编译码器一般都有一个PDN降功耗控制端，PDN=l时，编译码能正常工作，PDN=0时，编译码器处于低功耗状态，这时编译码器其它功能都不起作用。 第 3 章 PCM 编解码芯片控制详细设计 本章中主要介绍芯片 TP3067 内部结构，外部接口和各管脚的说明。同时介绍了程序中的输入输出端口和设置

10、的信号量，并通过 MAX+PLUS仿真得到波形。3.1 芯片 TP3067 的结构3.1.1 芯片 TP3067 的内部结构芯片 TP3067 的内部结构有发送和接收两大部分组成，其具体结构如图 2 所示：图 2 TP3067 内部结构框图3.1.2 芯片 TP3067 的外部接口芯片TP3067的外部接口可分两部分:一部分是模拟接口电路，它与编译码器中的Filter发生联系，这一部分可控制模拟信号的放大倍数，另一部分是与处理系统和交换网络的数字接口，它与编译码器中的Codec发生联系，通过这些数字接口线来实现对编译码器的控制。其管脚排列如图3所示：图 3 TP3067 管脚排列图各管脚的说明

11、如表 1 所示：表 1：管脚说明号 符号 功 能R C 有 源滤波 器开 关电容带通 滤波器电压基准自动零逻辑A / D控制 逻辑R C 有 源滤波 器开 关电容带通 滤波器S / HD A CS / HD A CX M TR E GO E比较 器-+-+-+定 时和控制R C VR E GC L KD xD rM C L K xM C L K R /P D NB C L K xB C L K R/ C L K S E LF S x F S RVC CVB BG N D A- 5 V+ 5 V0 VR 4R 3R 2R 1RRV F x I +V F x I -V P O +V P O -模拟

12、环回V F R OV P IB C L K R / C L K S E LV P O +G N D AV P O -V P IV F R OVC CF S RD rM C L K R / P D NVB BV F x I +V F x I -G S xA N L BT S xF S xD xB C L K xM C L K x1234567891 0 1 11 21 31 41 51 61 71 81 92 01 VPO+ 接收功率放大器非倒相输出2 GNDA 模拟地3 VPO- 接收功率放大器倒相输出4 VPI 接收功率放大器倒相输入5 VFRO 接收滤波器的模拟输出6 VCC 正电源引脚，

13、V cc=+5V57 FSR 接收的帧同步脉冲，它启动BCLKR。8 Dr 接收帧数据输入，PCM数据随着FSR前沿移入Dr。9 BCLKRCLKSEL在FSR的前沿后把数据移入Dr的位时钟，其频率可从64KHz到2.048MHz。10 MCLKR/PDN接收主时钟。当MCLKR连续联在低电位时，MCLKx被选用为所有内部定时，当MCLKR连续工作在高电位时，器件就处于掉电模式。11 MCLKx 发送主时钟，它允许与MCLKR异步，同步工作能实现最佳性能。12 BCLKx把PCM数据从Dx上移出的位时钟，其频率可从64KHz变至2.048MHz，但必须与MCLKx同步。13 Dx 由FSx启动

14、的三态PCM数据输出14 FSx 发送帧同步脉冲输入，它启动BCLKx，并使Dx上PCM数据移出。15 TSx 开漏输出，在编码器时隙内为低电平脉冲。16 ANLB模拟环回路控制输入，在正常工作时必须置为逻辑“0”，当拉到逻辑“1”时，发送滤波器和发送前置放大器输出的连接线被断开，而改为和接收功率放大器的VPO+输出连接。17 GSx 发送输入放大器的模拟输出。用来在外部调节增益。18 VFxI- 发送输入放大器的倒相输入。19 VFxI+ 发送输入放大器的非倒相输入。20 VBB 负电源引脚，V BB=-5V53.2 程序中端口和信号量设置 输入端口有：CLK 为时钟输入，pcm_in 为

15、pcm 波输入接收通道，to_Dx 接3067 编码输出端，incode_en 为编码允许信号，decode_en 为解码允许信号，code_in 为设定编码帧同步码，code_de 为设定解码帧同步码。输出端口有：cp_out 为 2.045MHz 时钟输出，pcm_out 为 pcm 波输出发送同道，to_Dr 接 3067 解码输入端，incode 为 8KHz 编码帧同步信号。Decode 为 8KHz 解码帧同步信号。设置的信号量有：clk_sys 为系统内部时钟信号，sreg 为 8 位移位寄存器。3.3 程序的仿真结果帧同步时，8.102MHz 的外部时钟信号 clk 分频后得到

16、 2.048MHz 的码同步时钟cp_out，再经分频分相后得到 8KHz 的帧同步时钟。Incode 信号每 256 个系统时钟周期(cp_out)出现一次脉冲,启动编码过程。帧同步仿真波形如图 4 所示：图 4 帧同步波形某一编码时隙时，当编码时序参量 tim 计数到 0 时开始编码过程。 编码时隙中,先逐位输出 8 位的帧同步码；随后输出编码输出允许信号,使 pcm 编码芯片输出 pcm 波,控制芯片取得 pcm 波后直接输出。当然这个时序也可以根据芯片的实际速率做适当的修改。边码结束后 pcm 芯片的代码输出脚将锁定在高阻状态 ,为了避免不定状态引入后级,控制芯片也将输出锁定在高阻态。

17、当然,为了避免给调制部分引入噪声也可以锁定在低电平。某一编码时隙仿真波形如图 5 所示：图 5 某一编码时隙某一解码时隙帧同步中，解码部分主要由移位寄存器和同步码检测,时序控制部分组成。收到的 pcm 波在系统时钟的控制下逐位移入移位寄存器,并随时和设定的帧同步码相比较,当两者相同时输出帧同步信号,并且把随后的 8 位数据输入到 pcm编解码芯片。为了防止编解码芯片误解码,未检测到帧同步码时输出为高阻。某一解码帧同步仿真波形如图 6 所示：图 6 某一解码时隙的帧同步过程编解码过程中，Pcm 波帧同步码和编解码过程其实是两个相互独立的过程,可以同时进行也可以不同时,主要看系统的设计。仿真时只是

18、为了方便 ,把编码身成的pcm 波复制到解码输入端作为仿真输入。编解码过程仿真波形如图 7 所示：图 7 编解码过程参考文献l Richard A.Poisel 现代通信原理干扰原理与技术电子工业出版社 20052 潘松 王国栋VHDL 实用教程电子科技大学出版社 20033郭学理网络程序设计武汉大学出版社 20044 殷肖川网络编程与开发技术西安交通大学出版社 20055 齐洪喜 陆颖VHDL 电路设计实用教程清华大学出版社 2003程序代码：library IEEE;use IEEE.STD_LOGIC_1164.ALL;use IEEE.STD_LOGIC_ARITH.ALL;use I

19、EEE.STD_LOGIC_UNSIGNED.ALL;entity pcm_con isPort ( clk : in std_logic; -8.192MHz 时钟输入-cp_out : out std_logic; -2.045MHz 时钟输出-pcm_in : in std_logic; -pcm 波输入 接收通道-pcm_out : out std_logic; -pcm 波输出 发送同道-to_Dx : in std_logic; -接 3067 编码输出端-to_Dr : out std_logic; -接 3067 解码输入端-incode : out std_logic; -8

20、KHz 编码帧同步信号-decode : out std_logic; -8KHz 解码帧同步信号-incode_en : in std_logic; -编码允许信号-decode_en : in std_logic; -解码允许信号-code_in : in std_logic_vector(7 downto 0);-编码帧同步码-code_de : in std_logic_vector(7 downto 0); -解码帧同步码 -为避免系统误解码 ,提高抗干扰能力可以增加帧同步码位数-end pcm_con;architecture Behavioral of pcm_con issignal clk_sys : std_logic; -系统内部时钟信号-signal sreg: STD_LOGIC_vector(7 downto 0);-8 位移位寄存器-begincp_out 7 and tim7) then to_Dr = Z; -解码时序到来前输出高阻-elseto_Dr = pcm_in; -在解码时序中输出 pcm 波到解码芯片-end if; END PROCESS;end Behavioral;