1、一. 单选. （共 17 小题，76 分）1. A .十二进制计数器B .十进制计数器C .九进制计数器D .十一进制计数器学生答案: B分数：8 得分：8.02. A .4 位二进制同步加法计数器B .4 位二进制同步减法计数器C .4 位二进制异步加法计数器D .4 位二进制异步减法计数器学生答案: C分数：8 得分：8.03. 设主从 JK 触发器的初始状态为 0，CP、J、K 信号如图所示，其正确的触发器 Q 端的波形（ ）。 A .B .C .D .学生答案: D分数：8 得分：8.04. 用两个半加器和一个或门构成一全加器，其正确的设计的表达式为（）。A .B .C .D .学生答
2、案: C分数：8 得分：8.05. 应用 74151 实现如下的逻辑功能：Y=（AB）C ，正确的连线电路为（）A .B .C .D .学生答案: B分数：8 得分：8.06. 用译码器 74138 和适当的逻辑门实现函数 ，正确的连线电路为（ ）A .B .C .D .学生答案: A分数：8 得分：8.07. A .B .C .D .学生答案: D分数：8 得分：8.08. 在同步计数器中，各触发器状态改变时刻（ ）A .相同B .不相同C .与触发器有关D .与电平相同学生答案: A分数：2 得分：2.09. 单稳态触发器可作（ ）A .产生正弦波B .延时C .构成 D 触发器D .构成
3、 JK 触发器学生答案: B分数：2 得分：2.010. 用 555 定时器构成单稳态触发器，其输出脉宽为（）A .0.7RCB .1.1RCC .1.4RCD .1.8RC学生答案: A分数：2 得分：2.011. A .L=（A+B）CB .L=AB+CC .L=（A+B）CD .学生答案: B分数：2 得分：2.012. A .与非门B .或非门C .异或门D .同或门学生答案: B分数：2 得分：2.013. 指出下列各式中哪个是四变量 A，B，C ，D 的最小项（ ）A .ABCB .A+B+C+DC .ABCDD .A+B+D学生答案: C分数：2 得分：2.014. 一个四位并行
4、加法器 T693 的输入端输出端的个数为（）A .4 入 4 出B .8 入 4 出C .9 入 5 出D .8 入 5 出学生答案: B分数：2 得分：2.015. 三输入八输出译码器，对任一组输入值其有效输出个数为（）A .3 个B .8 个C .1 个D .11 个学生答案: C分数：2 得分：2.016. 引起组合逻辑电路竞争与冒险的原因是（ ）A .逻辑关系错B .干扰信号C .电路延时D .电源不稳定学生答案: C分数：2 得分：2.017. 逻辑函数 F=AB+AB 和 G=A + B 满足（ ）关系。A .F=GB .F=GC .F=GD .F= G学生答案: A分数：2 得分
5、：2.0二. 判断. （共 12 小题，24 分）18. D/A 转换器的位数越多，转换精度越高。是()否()学生答案:是 分数：2 得分：2.019. 单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。是()否()学生答案:否 分数：2 得分：2.020. 是()否()学生答案:否 分数：2 得分：2.021. JK 触发器只要 J，K 端同时为 1，则一定引起状态翻转。是()否()学生答案:否 分数：2 得分：2.022. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。是()否()学生答案:是 分数：2 得分：2.023. 二进制并行加法器中，采用先行进位的目的是简化电路结构
6、。是()否()学生答案:否 分数：2 得分：2.024. 是()否()学生答案:否 分数：2 得分：2.025. 组合逻辑电路没有记忆功能。是()否()学生答案:是 分数：2 得分：2.026. 因为逻辑表达式 A+B+AB=A+B 成立，所以 AB=0 成立。是()否()学生答案:否 分数：2 得分：2.027. TTL OC 门（集电极开路门）的输出端可以直接相连，实现线与。是()否()学生答案:是 分数：2 得分：2.028. 若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。是()否()学生答案:否 分数：2 得分：2.029. 是()否()学生答案:是 分数：2 得分：2.0
