21个详细且精湛的模拟电子技术问答.doc

1、21 个详细且精湛的模拟电子技术问答01 电压基准及时间基准所有模数转换器(ADC)和数模转换器(DAC)都需要一个基准信号，通常为电压基准 。 ADC 的数字输出表示模拟输入相对于它的基准的比率；DAC 的数字输入表示模拟输 出相对它的基准的比率。有些转换器有内部基准，有一些转换器需要外部基准。不管怎样所 有转换器都必须有一个电压(或电流 )基准。数据转换器的最早应用是用于缓慢变化信号的直流测量。在这种情况下，测 量 的精确定时并不重要。当今大多数数据转换器是应用在数据采集系统，在这种系统中必须处 理大量等间隔的模拟采样值，而且频谱信息与幅度信息同样重要，这里涉及到的采样频率或 时间基准(采

2、样时钟或重建时钟)与电压基准一样重要。电压基准问：一个电压基准怎样才算好?答：电压基准与系统有关。在要求绝对测量的应用场合，其准确度受使用基准值 的准确度的限制。但是在许多系统中稳定性和重复性比绝对精度更重要；而在有些数据采集 系统中电压基准的长期准确度几乎完全不重要，但是如果从有噪声的系统电源中派生基准就 会引起误差。单片隐埋齐纳基准(如 AD588 和 AD688)在 10 V 时具有 1 mV 初始准确度(001 %或 100 ppm)， 温度 系数为 15 ppm/C。这种基准用于未调整的 12 位系统中有足够的准确度(1 LSB=244 ppm) ，但 还不能用于 14 或 16 位

3、系统。如果初始误差调整到零，在限定的温度范围内可用于 14 位和 16 位 系统(AD588 或 AD688 限定 40温度变化范围，1 LSB=61 ppm)。对于要求更高的绝对精度，基准的温度需要用一个恒温箱来稳定，并对照标准校准。在 许多系统中，12 位绝对精度是不需要这样做的，只有高于 12 位分辨率才可能需要。对于准确 度较低(价格也会降低)的应用，可以使用带隙 基准。问：这里提到的“隐埋齐纳” 和“ 带隙”基准是什么意思?答：这是两种最常见的用于集成电路中的精密基准。 “隐埋”或表层下齐纳管比 较 稳定和精确。它是由一个具有反向击穿电压修正值的二极管组成，这个二极管埋在集成电路 芯

4、片的表层下面，再用保护扩散层覆盖以免在表面下击穿，见图 11。图 11 表层齐纳二极管与隐埋齐纳二极管结构图 硅芯片表面和芯片内部相比有较多的杂质、机械应力和晶格错位。这是产生噪声和长期 不稳定性的原因之一，所以隐埋式齐纳二极管比表层式齐纳二极管的噪声小，而且稳定得多 ，因此它被优先采用于芯片基准源上作为精密的集成电路器件。但是隐埋式二极管的击穿电压标称值大约为 5 V 或更大一些，而且为了使它处于最佳工作 状态，必须吸收几百微安的电流，所以这种方法对于必须工作在低电压并且具有低功耗的基 准 来说是不适宜的。对于这样的应用，我们宁愿用“带隙” 基准。于是研制出一个具有一个正 温度系数的电压用以

5、补偿具有负温度系数的晶体管的 V be ，用来维持一个恒定的“带 隙”电压(见图 12)三极管 Q2 发射极面积是 Q1 的 8 倍；这两个管子在 R1 上产生 一个正比于绝对温度的电流，一个正比于绝对温度的电压与 Q1 的 V be 串联，产生电 压VZ，它不随温度变化并且可以被放大( 见图 12)，这个电压等于硅的带隙电压 (外推到 绝对零度)。图 12 带隙基准原理图 带隙基准与最好的隐埋齐纳基准相比，其准确度和稳定性稍微差一点儿，但是温度特性 可优于 3 ppm/C。问：在使用电压基准时应注意些什么问题?答：须记住好的模拟电路设计的基本考虑是：注意在高阻抗导体上的电压降、 来自公共地线

6、阻抗的噪声和来自不适当的电源去耦产生的噪声。考虑基准电流流动的方向， 并且对容性负载要多加小心。问：我知道电压降和噪声的影响，但是基准是不是必须向导体电压降提供足够大的 电流影响才明显?答：通常基准电路内部是经过缓冲的，大多数情况可流出或流入 510 mA 电流。 有些应用需要这样大的或更大一点的电流，例如把基准作为系统的基准。另外一种情况是 激励高速闪烁式 ADC 的基准输入，它具有非常低的阻抗。10 mA 电流流过 100 m 阻抗，产生 1 mV 电压降，这可能算是比较明显的了。最高性能的电压基准，如 AD588 和 AD688，对于它们 的输出和输出接地端采用开尔文接法(见图 13)。

7、接线时应靠近误差源周围的反馈回路避免 电压降的影响；当电流缓冲放大器被用来驱动许多负载，或吸收流到错误方向的电流时它 们也可修正增益和 失调误差。检测端应该接到缓冲放大器的输出端(最好接在负载上)。 问：什么叫开尔文接法? 答：开尔文接法(Kelvin connections)又称强制与检测接法(force and sense connections )，是用来消除电路中导线上产生的电压降影响的一种简便方法。如图 14(a)所示，负载电 流 (IL)和导线电阻(R) 在负载上产生一个电压误差，V ERROR =RIL。图 14(b)所示 的开 尔文接法解决了放大器的强制环路内的导线电阻和检测的

8、负载电压所带来的问题。放大器对 负载电压的任何误差都做了修正。在图 14 所示的电路中放大器的输出电压实际上应该为 10 V+V ERROR ，在负载上的电压却是所要求的 10 V。AD588 有三个放大器用来提供开尔文接法。放大器 A2 专门用来接地强制检测，而独立的 放大器 A3 和 A4 可任意选用作为其它的强制检测接法的核心器件。 图 13 AD588 功能框图 图 14 开尔文接法的优点 问：“流到错误方向” 是什么意思?答：考虑一个工作电源电压为+10 V、输出为+5 V 的基准。假如它的 5 V 输出端 是通过 一个接地的电阻器取出的，那么电流将从基准端流出。假如电阻器不接到电源

9、的+10 V 端，那 么电流将流入基准端。大多数基准允许电流流入或流出。但是有些基准只允许提供电流而不 吸收电流或者吸收能力比流出能力小得多。这样的器件，利用产品说明中规定的输出电流方 式可以识别，对于有相当大的净电流必须流入基准端的应用场合，就不能使用这种器件。一 个常见的例子是用一个正基准改为负基准(见图 15)。 问：为什么不去买一个负基准呢?答：因为大多数单极性电压输出的基准都是正基准。当然，两端有源基准可用于 任何极性，它们的使用方法和齐纳二极管相同(并且它们通常是带隙基准) 。对于被用作负基准的三端正基准，它肯定会吸收电流。它的输出端连到 接地端，而它的 接地端(将成为负基准端)经

10、过一个电阻器(或一个恒流源) 接到负电源端。正电源端通常必须 接到正电源，它至少比接地端要高几伏。但有一些器件也能用二端方式提供负基准：正电源 端和输出端都接到接地端。电阻器 RS(或恒流源)必须选择适合于负电源所要求值，并且基准负载电流、接地端电流和 输出端电流都在额定范围内。图 15 AD586 负基准接线图 问：容性负载是怎么回事?答：许多基准带有输出放大器，当接上大的容性负载工作时，输出会变得不稳定 并且可能振荡。因此为了减少噪声，在基准输出端接上(几个 F 或更大)的大电容是不妥当 的 ，但110 nF 的电容常常是允许的，有一些基准 (如 AD588)有减少噪声端，电容可以安全地

11、接 上去。假如提供强制检测端，在容性负载条件下有可能改善回路动态特性。为弄清楚，请查 阅产品说明和咨询制造厂家应用工程师。即使电路是稳定的，使用大的容性负载也是不合理 的，因为这样会使基准导通时间增加。问：电源一接通，基准能立即导通吗?答：决不是这样。在许多基准中驱动基准元件(齐纳管或带隙基准) 的电流是从稳 定输出中分流出来的。这种正反馈增加了直流稳定性，但却产生一个阻制启动稳定的“断” 状态 。芯片内部电路为了解决这个问题并且便于启动，通常设计成吸收接近最小的电流，所以许 多基准要稍微慢一点才能达到指标(一般需要 110 ms)。有些基准确实给出了比较快的 启动特性，但也有一些还是比较慢的

12、。假如设计师需要在电源接通后要求基准电压能非常迅速地应用于电路中，就要挑选具有 足够快的导通特性的基准，并且应使降噪电容(noise reduction capacitance)最小。为了 使系统省电，基准导通延迟可能会限制数据转换 系统选通供电的机会，即使基准位于转换器芯片内部，这个问题仍然应该 考虑。另外考虑转换器的电源起动特性在这种系统中也是同样重要的。高精度的基准在电源接通后，芯片达到热稳定之前可能需要一个额外的热稳定周期并且 使 得受热所引起的失调达到它们的最终稳定值，这种影响在产品说明中将会给出，一般不超过 几秒钟的时间。问：能否使用高精度基准来代替内部基准使转换器更准确?答：不必

13、要。例如常规的 AD574 的换代产品高速 AD674B 出厂调整好的校准误差 为 025%(10 LSB)，它带有内部基准准确度在 100 mV(1%)以内。因为 10 V 的 025%为 25 m V，所以满度为 10000 V25 mV。 假如一个具有 1%的 AD674B，出厂调整时，用增加1%增益方法使满度成为 10000 V 调整到高 的内部基准(101V) ，倘若把精确度基准为1000 V 的基准 AD588 接到 AD674B 基准的输入端 ，满度就变为 10100 V，误差是原来指标中最大误差的 4 倍，所以这种做法是不必要的。时间基准问：你为什么说系统的时钟是一种基准?答：

14、这个说法并不是指对模数转换器所施加的转换时钟。原则上它用于数据采集 系统的采样时钟。在这些系统中，对于存储、通信、计算分析或其它处理需要对信号按照预 定的间隔(通常是等间隔)重复采样。采样时钟的品质是系统性能的一个限制因素。问：晶体振荡器是非常稳定的，是吗?答：晶体振荡器虽然具有很好的长期稳定性，但它经常产生短期的相位噪声。如 果设计者不使用晶体振荡器而使用 RC 弛张振荡器(如 555 或 4046)也会导入相位噪声。弛张振 荡器有很大的相位噪声。问：怎样才能保证采样时钟具有低的相位噪声?答：在你的微处理器或数字信号处理器中不能使用晶体振荡器电路作为采样时钟 源。在晶体振荡器电路中尽可能不使

15、用逻辑门电路。晶体振荡器通常是用逻辑门过激励晶体 构 成的，这不仅对长期稳定性没有好处，而且会引入比一个简单的晶体管振荡器还坏的相位噪 声 。另外来自处理器的数字噪声，或者从集成封装的其它门电路来的数字噪声( 假设逻辑门用 作振荡器)将作为相位噪声出现在振荡器输出端。理想情况下，可使用一只晶体管或场效应管作为晶体振荡器和具有一个逻辑门的缓冲器。 这个逻辑门和振荡器本身具有去耦极好的电源。集成封装的门电路将不被采用，因为来自那 里的逻辑噪声将对信号相位调制(它们可以用在直流场合，但不能用于快速开关状态) 。 假如在晶体振荡器和各种模数转换器的采样时钟输入端之间有一个分频器，要使这个分 频器的电源

16、与系统逻辑分别进行去耦，以使电源噪声避开相位调制时钟。采样时钟电源线应远离所有的逻辑信号线以防止来自引入的相位噪声干扰。同时它还应远离 低电平模拟信号线，以免使之恶化。问：你已经告诉我不要使用处理器中的时钟振荡器作为采样的时钟源。为什么不能 使用?因为这些信号之间有一个恒定的相位关系，所以两者用同一振荡器不是很合理吗?答：确实如此，但在这种情况下使用一个独立的低噪声振荡器驱动处理器的时钟 输入和经过分离缓冲的采样时钟分频器(虽然它们可封装在一起) 常常是比使用处理器中的 振荡器要好。在具有低采样速率中等精度的系统中使用处理器内部振荡器才有可能，但要用 图16 核对。问：一个采样时钟上的噪声问题

17、究竟怎样严重?这个问题在有关数据采集系统的 文章中很少见。答：因为使用系统的限制因素是采样保持电路的孔径抖动，所以采样时钟的相位 噪声往往被忽视。但假如我们把系统作为一个整体考虑，那么孔径抖动恰恰是采样时钟链中 总相位噪声的一个成分。最新的采样模数转换器的孔径抖动的重要性比相位噪声的其它成分 要小。图 16 采样时钟的总相位抖动对信噪比或有效位 数的影响图 16 示出了采样时钟的总相位抖动对信噪比或有效位数(ENOB) 的影响。这个抖动有效 值为 t ph ，它由采样时钟振荡器相位抖动、当传输采样时钟经过系统时引入的相位抖 动和模数转换器的采样保持放大器的孔径抖动三者的平方和的平方根(rss)

18、组成。图 16 的 数据可能有一些不准确，因为它用来说明仅需不太大的相位噪声便会使高分辨率采样系统 性能变坏。 转载:21 个详细且精湛的模拟电子技术问答-02 压频转换器2009-05-09 10:31:33| 分类： 科学匠人 模电 | 标签： |字号大中小 订阅 问：应该怎样远距离传输模拟信号而又不损失精度?答：对这个常见问题的最好解决方法是使用压频转换器(VFC)以频率形式传输模 拟信号。VFC 是一种输出频率与输入信号成正比的电路。通过光电隔离器、光纤链路、双绞 线或同轴电缆和无线电链路在远距离传输线路上传输频率信号使其不受干扰这是相当容易 的，如图 21 所示。图 21 应用 VF

19、C 远距离传输模拟信号框图 如果要求传输的信息一定是数字量，那么只要把接收器做成为一个频率计数器，利用单 片机很容易实现。通过频压转换器(FVC)可以把频率转换成模拟电压，一般 VFC 经过适当接线 都具有反转换，即 FVC 的功能，常用于锁相环。问：VFC 如何工作 ?答：VFC 有两种常用类型：多谐振荡器式( 如 AD537)和电荷平衡式(如 AD650)，见图22。 (a) 多谐振荡器式 VFC (b)电荷平衡式 VFC图 22 两种类型 VFC 的电路结构 图 23 电荷平衡式 VFC 的积分器输出波形 多谐振荡器式 VFC 把输入电压转换成电流，电流要对电容器进行充电，然后通过比较器

20、 和触发电路对电容器放电。用稳定的基 准设置切换阈值电压，具有单位传号空号比(markspace ratio，简称 MS)的输出频率与输 入信号成正比。电荷平衡式 VFC 由一个积分器、比较器和精密电荷源组成。将输入信号加到积分器充电 。当积分器输出电压达到比较器的阈值电压时，电荷源被触发并且有固定的电荷从该积分器 中被迁移。电荷放电的速率一定与被施加的电压相一致，因此电荷源被触发的频率与积分器 的输入电压成正比，见图 23。问：这两种类型的 VFC 的优缺点如何?答：多谐振荡器式 VFC 简单、便宜、功耗低而且具有单位 MS 输出(与某些传输介质 连接非常方便)。其缺点是精度低于电荷平衡式

21、VFC，而且不能对负输入信号积分。电荷平衡式 VFC 比较精确，而且负输入信号也能对输出有贡献。它的缺点是对电源要求较 高，(输入端通常都是运放的反相输入端) 具有低的输入阻抗，其输出波形为脉冲串而不是单 位 MS 方波。问：在 VFC 中最重要的误差有哪些?答：在大多数精密 VFC 中有三种误差：失调误差、增益误差和线性误差，而且它们 都随温度变化。对于大多数的精密电路其失调误差和增益误差都可由用户调整，但是线性 误差则不能调整。然而(如果外接电容选择适当，待后面介绍 )，VFC 的线性误差在一般情况 下都是相当好的。问：如何调整 VFC 的增益和失调?答：从原理上来讲，首先应该在零频率调整

22、失调，然后在满度(FS) 调整增益。但是实际上，在确认“零频率” 时会出现问题，因为 VFC 在此状态时根本不振荡 。因此用一个 小的输入信号(如 0FS) 来调整失调，从而调到一个标称频率，接着在满度调整增益， 然后重复上述步骤调整一、二次。例如，假设所用的 VFC 在 10 V 输入时，FS 输出为 100 kHz。理想情况下，10 V 输入应该给 出 100 k Hz 输出，而 10 mV 输入应该给出 100 Hz 输出。所以失调应加 10 mV 输入调整到 100 Hz 输出。然 后在 10 V 输入条件下调整到 100 kHz 输出。但是由于增益误差对10 mV 失调调整稍有影响，

23、因 此，为了减小剩余误差必须重复上述调整过程。如果使用 VFC 时带有软件校准，通常引入一个精密的失调电压，以便确定 VFC 在“零输入 ”时对应的频率。用微机测量在 0 V 和 FS 输入时的 VFC 输出，计算失调电压和增益比例因子。 必要时也可减少增益以便使 VFC 不超过其最大额定频率，见图 24。图 24 VFC 的增益与失调调整 问：当使用 VFC 时，需要什么样的电路保护措施?答：除了精密模拟电路常用的保护措施(接地、去耦、电流路径选择、噪声隔离等 )以外，使用 VFC 主要的防护措施是选择电容器以及对输入和输出电路进行分离。精密 VFC 所用的关键电容器( 多谐振荡器式 VFC

24、 用的定时电容器和电荷平衡式 VFC 用的单 稳定时电容器)都必须随温度变化保持稳定。另外，如果电容器有介质吸收，那么 VFC会产生 线性误差并且使建立时间变坏。如果电容器被充电、放电，然后开路，此时电容器可能恢复一些电荷，这种效应称作介 质吸收(DA)。使用这种电容器，会降低 VFC 或采样保持放大器 (SHA)的精度。因此 VF C 和SHA 都应该使用聚四氟乙烯或聚丙烯电容器或者使用低 DA 的零温度系数陶瓷电容器。 VFC 的输入与输出之间的耦合也会影响其线性误差。为了防止出现问题，还应遵守去耦规 则和常用的布线防护措施。在使用光电耦合时应特别小心，因为它需要大电流驱动(1030 mA

25、)。问：如何构成频压转换器(FVC)?答：有两种常用方法：一种方法是输入频率触发电荷平衡式 VFC 的单稳电路，用 一只电阻器与其积分电容器相并联；第二种方法是，将输入频率加到锁相环(PLL)的相频比 较器 上。使用任何一种类型的 VFC 都可作为 PLL 的振荡器。第一种方法的基本原理图如图25 所示 。图 25 用 VFC 构成 FVC在每个输入频率周期，电荷 Q 传送到 R 与 C 构成的漏泄积分器。当达到平衡时，在每个 周期内都有等量的电荷必须泄漏掉。对于输入频率 f，对应的周期 T(=1/f)，电荷以 I=V/R平 均速率泄漏，因此 V=QfR。虽然这个平均电压与电容 C 无关，但输

26、出脉动却与 C 成反比。峰峰脉动电压 V 由公 式V=Q/C 决定。这表明脉动电压与频率无关( 假设与输入周期有关的短时间内传送电荷 Q) 。这种类型的 FVC 的建立时间由指数时间常数 RC 决定，根据 RC 可以计算出规定误差范 围内的建立时间。从上述公式可以看出，这种类型的 FVC 具有相互依赖的关系，所以不可能使其脉动电压和建 立时间都能独立地达到最佳。为了解决这个问题，我们必须使用锁相环(PLL) ，见图26。图 26 基本锁相环框图图 26 所示的 PLL 式 FVC 仅有一点不同于其它的 PLL：常规 PLL 的压控振荡器(VCO) 都是单片 结构，但不要求线性度，所以这里用带有

27、线性控制的 VFC 来取代 VCO。在伺服系统中，负反馈 保 持 VFC 的输出频率等于其输入频率。FVC 的输出电压，即 VFC 的输入电压，与其输入频率成精 确的比例关系。有关 PLL 系统的设计已超出本章的讨论范围，但如果使用 4000 系列 CMOS PLL，4046，仅 作为一个相位检测器(因为 4046 中的 VCO 传递函数的线性度不太理想)，可用 AD654 VFC 作为 VC O 按图 27 所示图 27 使用 AD654 作为 VCO 构成的锁相环 接成 FVC。问：什么是同步 VFC?答：同步 VFC 是指线性度和稳定性都经过改进的一种电荷平衡式 VFC。由外部时钟 驱动

28、的双稳电路取代了原来的单稳电路。精密电流向积分器放电所用的固定时间等于外部时 钟的一个时钟周期。SVFC 的其它优点是，当积分器输入电压达到比较器的阈值电压时( 不是关键速率)并不开 始放电，而是在下一个时钟周期开始放电。SVFC 输出与时钟同步，所以它很容易与计数器、 微处理器 等数字器件连接。SVFC 用于多通道系统是非常有用的，它可以消除多个非同步频率之间的相 互干扰问题。SVFC 有两个缺点。因为输出脉冲与时钟同步，所以脉冲间隔不等并且抖动很大。这对于 把 SVFC 用作模数转换器的用户没有影响，但对于用作精密振荡器的用户却有影响。另外，时钟对比较器的电容耦合，当 SVFC 在 2/3

29、 或 1/2 FS 处会产生注入锁相效应(injectionlock effects)，在其输出频率的响应 范围内产生一个很小的(1 MHz 时钟，18 位分辨率会有 46 位)死区。布线或结构设计不合理 会使这种效应变坏。尽管存在上述问题，由于取代定时单稳电路改进了 SVFC 性能，使其成为高分辨率 VFC 主 要应用中的理想器件。问：可以实现同步 FVC 吗?答：可以，而且具有很好的性能。最好使用可接成 FVC 的 SVFC，而且时钟对这两种 传输路径的两端可以公用。如果对同步 FVC 的输入信号与时钟的相位不同，那么会产生严重 的时序问题。这种情况只能利用外部逻辑(两个 D 触发器 )来

30、建立正确的相位关系。转载:21 个详细且精湛的模拟电子技术问答-03 高速比较器2009-05-09 10:39:28| 分类： 科学匠人 模电 | 标签： |字号大中小 订阅 问：为什么我不能使用高增益或开环结构的标准运算放大器作为电压比较器 ?答：如果可接受的响应时间是几十微秒，可以这样做。实际上，如果你再要求运 算放大器具有低偏置电流、高精度和低失调电压，那么选择运算放大器可能比大多数标准电 压比较器更合适。但是由于大多数运算放大器为了反馈稳定，都具有内部相频补偿，所 以使其响应时间达到纳秒级是相当困难的。然而，低价格通用比较器 LM311 的响应时间为 200 ns。另外，运算放大器输

31、出与标准逻辑电平不容易匹配。因为运算放大器没有外部箝位或电 平转换电路，它作为比较器工作时输出电压在正、负电源电压范围内有几伏的摆动，所以 与标准 TTL 或 CMOS 逻辑电平不兼容。问：我的比较器产生振荡难以控制，为什么出现这种情况?答：请检查一下电源旁路。印制线路板上即使几英寸长的电源线导电带都会产生 不利的直流电阻和电感。这样，当输出状态改变时产生的瞬态电流会引起电源电压的波动， 通过地线和电源线把这种波动反馈到输入端。所以在安装低漏电电容(01 F 陶瓷电容) 时应尽可能靠近比较器的电源引脚，以便在高速切换期间使电容器作为低阻抗能量储存器。 问：我已经安装了旁路电容器，但是仍然不能解

32、决高速比较器的振荡问题。现在应 该怎么办?答：可能是比较器的接地问题。一定要使接地引线尽可能短并且要接到低阻抗接 地平面以减小通过引线电感的耦合作用。尽可能使用接地平面，避免使用插座。产生振荡的 其它原因可能是相对输入端的信号源高阻抗和杂散电容所致。甚至是几千欧的源阻抗和几皮 法 的杂散电容都会产生难以控制的振荡。所以应该缩短引线，包括示波器探头地线夹的引线。为得到最佳测试结果，应使用最短接地引线(小于 25 cm)以使引线电感量最小。问：我缓慢地改变比较器的输入电压，当它通过阈值电压时，我的比较器输出端似 乎出现“震颤”。为什么我从比较器的输出端得不到一个干净的转变波形?答：比较器的高增益和

33、宽频带通常是这个问题的根源。噪声不但被放大而且也像 信号一样通过转变区，所以噪声快速响应放大器输出，产生来回跳动。另外，比较器在转变 期间其灵敏度(即增益)比较高，由于反馈增加从而引起振荡。如果有可能，对信号进行滤波 以减小伴随的噪声。为了克服噪声还可以利用滞后特性，类似齿轮系中的间隙，在输出状态翻转之前对输入 变化要求有一定的余量。例如，AD790，输出由高到低转变之后，其内部的滞后特性要求输 入电压(正输入)增加 500 V 才产生由低到高的转变。问：如果我的比较器内部不带延迟电路，能否外加?答：可以。利用外部正反馈。这样做使比较器输出端的一小部分送回到正输入端 。这种方法的简单接线如图

34、31 所示。从低转变点 (LTP)到高转变点(UTP)的延迟后电压取决 于反馈电阻 RF，源阻抗 RS，输出低电平 VL 和输出高电平 VH。其中低转变点和高转变点由下式决 定：VLRSRS+RF 和 VHRSRS+RF图 31 比较器外接延迟电路 图 32 示出由于比较器外接延迟电路可以 “清理”比较器的输出波形。图 32(a)示出 的是没有延迟电路的双极性输出的比较器输出波形。当三角波输入(波形 A)通过转变点(地) 时，比较产生强烈振荡(并且把振荡的一部分耦合到地和信号源) 。图 32(b)示出的是外接 5 mV 延迟特性的同一比较器的响应波形，可以看出转变点比图 32(a)干净得多。图

35、 32 延迟电路有助于清理比较器输出波形 外部延迟电路存在的问题是输出电压取决于电源电压和负载。这说明延迟电压可根据不 同的应用而改变。虽然这会影响分辨率，但这不是主要问题，因为延迟范围一般很小，而且 允许有计算值 2 或 3 倍(或更多 )的安全裕度(safety margin)。更换几个比较器可有助于相信 这种安全裕度。还应注意，不要使用线绕电阻用于反馈，因为它产生的电感会带来麻烦。问：传播延迟和传播延迟离差两者之间的差别如何?这两项技术指标哪一个更重要?答：传播延迟是指从输入信号跨越转变点到比较器输出状态真正翻转所需要的时 间。传播延迟离差是传播延迟的变化作为过激励电平的函数。如果在自动

36、测试系统中的引脚 驱动电路中使用比较器，那么传播延迟离差将决定其最大边缘分辨率(edge resolution)。 相反，可以把传播延迟看作固定的时间偏移，所以可用其它方法进行补偿。问：我有一个+5 V 电源并且不想外加电源。我能否在单电源情况下使用比较器?答：可以。但是为建立一个阈值电压，使用一个在器件共模范围内旁路性能充分 稳定的基准源。该信号幅度也要相对这个基准源。问：有时会遇到比较器出现意想不到的现象。产生这个问题的原因是什么?答：请检查一下输入信号的共模范围。与运算放大器不同，它的两个输入端的工 作 电压通常具有相同的水平。而比较器的两个输入端具有很大的差分电压摆动。如果两端输入 电

37、压超过 器件规定的共模范围(甚至在规定的信号范围以内 )，比较器可能错误响应。为了使比较器正 常工作，一定要保证两端输入信号不超过比较器规定的共模范围。例如，AD790差分输入信 号范围为VS，但其共模范围为-VS 至(+VS-2)。问：当比较器离线时，为了减小漂移，你能提供一个自动调零电路吗?答：试验电路如图 33 和 34 所示。在校准方式时，输入断开，比较器的正输入 被切换到接地端。比较器接入一个带有一对极性相反的低压源的环路，这两个低压源根据该 比较器的输出状态交替地对一个缓冲电容器充电。如果比较器的负输入端高于地电位，那 么比较器的输出将为低，1 F 缓冲电容器将被接到负电压源(-3

38、65 mV)，从而使缓冲放大器 输 出电压将斜坡式下降直到低于比较器的正输入端(接地) 电位为止，即正延迟和偏移，此时比 较器翻转。如果比较器的负输入端低于地电位，那么比较器的输出将为高，缓冲电容器将被 接到正电压源(+365 mV)，缓冲放大器输出将斜坡式上升。在最终状态，(当斜坡或变化超过 延迟电压时)每次比较器翻转，电流的极性都改变，因此电容器电压平均为缓冲器和比较 器的失调电压。在校准周期结束时，结型场效应管(JFET)输入开关被断开，缓冲电容器充电电压等于比 较器和缓冲器的失调电压延迟电压。同时，校准信号变低，禁止极性开关的反馈并且使比 较器的输入信号接到比较器的输入端(2 脚) 。

39、图 33 比较器输出、缓冲器输出和比较器输入 图 34 在校准周期期间自动调零比较器总体输出偏移 转载:21 个详细且精湛的模拟电子技术问答-04 运算放大器2009-05-09 10:54:12| 分类： 科学匠人 模电 | 标签： |字号大中小 订阅 问：为什么有这样多不同类型的运算放大器?答：因为在不同的应用中有这样多的重要参数，还因为不可能使这些参数 同 时都达到最佳。所以运算放大器可以根据速度、噪声(电压噪声、电流噪声或两者) 、输入失 调电 压和漂移、偏置电流和漂移及共模电压范围进行选择。与电源有关的其它选择因素还包括： 输出功率、功耗、工作电压、环境温度范围和封装形式。不同的电路

40、结构和制造工艺可对不 同的性能参数进行优化。问：运算放大器在结构上有共同点吗?答：有。大多数类型(电压输入 )运算放大器都有三级结构，第一级是带有差分输 入和差分输出的输入级，具有高共模抑制；第二级是带有差分输入和单端输出的增益级，电 压增益很高，一般具有单极点频率响应；第三级是输出级，通常具有单位电压增益，结构框 图如图 41 所示。图 41 电压输入运算放大器结构框图 问：运算放大器在结构上有哪些不同点?答：运算放大器在基本结构上有许多不同点。最主要的一点是输入级的结构 。输入级几乎都是长尾对结构(一对放大器接成图 42 所示的形式)，但器件的选择对运算放 大器输入参数的影响至关重要。为了

41、避免对某种半导体器件的倾向性，这里给出的是热阴极 电子管图，因为目前的热电子器件一般都不采用集成电路芯片构成输入级，而只有单片运算 放大器才具有由双极型场效应管(FET)构成的输入级。由双极型晶体管构成的长尾对式差分放大器如图 43 所示。它的主要特点是噪声很低并且适 当调整后失调电压也很低。另外，如果输入级的失调电压调整到最小，那么一定会有最小的 失调漂移。它的主要缺点是受晶体管的发射极电流和基极电流比例的限制。另外，如果发射 极电流 对输入级足够大以便有合适的带宽，那么基极电流(从而也使偏置电流) 也要相当 图 42 由热阴极电子管构成的 “长尾对”差分 放大器 图 43 简单的双极型晶体

42、管构成的差分放大 器大(通用运算放大器为 501 000 nA，高速运算放大器高达 10 A)。 反相输入端和同相输入端的偏置电流都是单极性的并且匹配得很好(两者之差称作失 调电流)，其中偏置电流较小的一路随温度增加而减小。在许多应用中，使用精密匹配电阻 进行补偿来提高偏置电流。图 44 示出一个偏置电流补偿电路，其中同相输入端偏置电流经 过电阻 RC(称作偏置补偿电阻 )。RC 用来补偿反相输入端偏置电流通过电阻 R2 时产生的 压降。RC 的标称值应该等于电阻 R1 与 R2 的并联值，调整 RC 将非零失调电流引起的误 差调至最小。 这种偏置补偿仅当偏置电流匹配得很好的情况下才是有用的。

43、如果匹配得不好，偏置补 偿电阻居然会引起误差。 如果规定的双极型输入级没有这么大的偏置电流，那么运算放大器的设计者可以采用不 同 形式的偏置补偿(见图 45)。虽然采用相同的长尾对，但每个基极所需要的主要电流都是由 芯片内一个电流源提供图 44 偏置补偿电阻可使偏置电流误差减至最小 图 45 偏置补偿双极型输入级 的。这样可使外部偏置电流减小到 10 nA 以下，不影响失调、温漂、 带宽或电压噪声，而且偏置电流随温度变化很小。 这种结构的输入级有两个缺点：一是电流噪声增加；二是外部偏置电流匹配得不好 (实际上，当芯片温度变化时，偏置电流可沿相反方向流动或改变极性)。对于许多应用来说 ，这两个缺

44、点根本不算毛病。实际上，一种最常见的低失调运算放大器 OP07 就属于这种 结 构，同样 OP27，OP37 和 AD707，它们的失调电压都仅为 15 V。当运算放大器产品说明 中明 确给出双极性偏置电流(例如40nA) 时，常常认为这种类型的放大器是偏置补偿放大 器。在甚至几个纳安(nA) 的偏置电流都不允许的情况下，通常用场效应管取代双极型晶体管 。在过去，MOSFET 对运算放大器的输入级还存在一定的噪声，尽管现代半导体工艺正在克 服这个缺点。另外还因为 MOSFET 失调电压也相当高，所以为了制造高性能低偏置电流的运算 放大器，使用结型场效应管(JFET)作为输入级。典型 JFET

45、运算放大器输入级原理图如图 46 所示。 JFET 的偏置电流与流过器件的电流无关，所以甚至宽频带 JFET 放大器可能有很低的偏置 电流(几十皮安是常见的) ，而且 AD549 在室温条件下保证偏置电流低于 60 fA(每 3 s 一个电子)。 “在室温”这个条件是很重要的，此时 JFET 的偏置电流等于其栅极二极管的反向漏电流 ，而且硅二极 图 46 JFET 运算放大器输入级原理图 管的反向漏电流随温度每增加 10C 大约增加一倍。JFET 运算放大器的偏置电 流随温度变化并不稳定。实际上在 25125C 温度范围内，JFET 运算放大器的偏置电流能增 加到 1 000 倍以上(这对于

46、MOSFET 运算放大器同样适用，因为多数 MOSFET 放大器的偏置电流 等于其栅极保护二极管的漏电流)。JFET 放大器的失调电压虽然在制造期间进行了调整，但是最小的失调不一定对应最小的 温 度漂移。因此，JFET 运算放大器的电压失调和漂移应该分别调整，这样调整的结果要比最佳 双极型放大器的电压失调和漂移数值稍大一点(最佳 JFET 运算放大器的电压失调和漂移典型 值分别为 250 V 和 5 V/C)。但是 ADI 公司最近研究出一种新的专利调整方法，预期新一 代的 JFET 运算放大器将会得到极好的结果。因此我们可以看出，运算放大器的失调电压、失调电压漂移、偏置电流、偏置电流漂移 和

47、噪声之间存在着相互权衡的关系，而且选择不同的输入结构具有不同的输入特点。表 41 比较了三种常见运算放大器输入结构的特点。我们还应注意到以 AD705 为代表的另一类运算放大器，它采用超 双极型 FET(BiFET) 工艺，它既具有低失调电压和低失调电压漂移，又具有低偏置电流和低偏置电流漂移。问：用户还应该了解运算放大器哪些其它特性?答：JFET 运算放大器常遇到的一个问题是倒相问题。如果 JFET 运算放大器的输入 共模电压太靠近负电源，那么反相输入端与同相输入端的作用颠倒，即负反馈变成正反馈， 并且电路可能闩锁。这种闩锁不一定具有破坏性，但是要恢复正常必须关断电源。图 47 示 出了电路未

48、出现闩锁情况下的这种倒相作用。使用双极型放大器或用某种方法限制信号 的共模范围可避免这种倒相问题。表 41 运算放大器输入级特性比较简 单双极型偏置补偿双 极 型 FET 输入级 失调电压失调电压漂移偏置电流偏置匹配偏置电流漂移噪声 低低高优良低低低低中差( 电流可反向)低低 中 等中等 低 -很低中等每增加 10C 偏流加倍中等图 47 当输入接近负电源电压时出现的倒相 如果输入信号比相应的运算放大器的电源电压更正或更负，那么在双极型和 JFET 运算放 大器中都会出现较严重的闩锁。如果输入端比+VS+07V 更正或者比-VS-07V 更负，那 么电流可能流过通常被偏置截止的二极管。这样同样

49、可以导通由这个运算放大器的某 些扩散作用形成的晶闸管(SCR)，使电源短路从而使器件损坏。为了避免这种破坏性闩锁现象，重要的是防止运算放大器的两个输入端电压超过 电源电 压。在器件导通期间可能产生严重的后果：如果在接通电源电压之前对运算放大器加输入信 号，那么当接通电源时可能立即损坏运算放大器。不论什么时候出现危险，不论是超过电源 电压，也不论是运算放大器接通电源之前加输入信号，处于危险状态的两个输入端为防止出 现闩锁，都应该用二极管箝位(最好使用快速、低正向电压的肖特基二极管 )。为防止二极管 电流过大还需要接限流电阻(见图 48)。图 48 防止闩锁保护电路 这个保护电路本身也会带来问题。上述二极管的漏电流可能会影响该电流的误差估算。 如果使用玻璃封装的二极管，并且将其暴露在荧光环境下，那么由于光电效应，其漏电流 会以 100 Hz 或 120 Hz 频率被调制，从而会产生交流声及直流漏电流。限流电阻的热噪声可能 更 加损坏电路的噪声特性，而且流过限流电阻的偏置电流可能使失调电压明显增加。所有这些 影响，在