1、实验报告课程名称：计算机组成原理学 院：计算机科学与工程专 业：计算机科学与技术指导教师：王 勇学生姓名：郭 小 明学 号：2011060100029实验成绩：日 期： 2013 年 12 月 6 日电 子 科 技 大 学实 验 报 告一、实验一：ALU 设计实验 二、实验室名称：主楼 A2-411 实验学时：4三、实验目的：1熟悉 ALU 的工作原理。2掌握多个 ALU 的扩展方法。3掌握用硬件描述语言设计 ALU 的方法。4掌握数据的暂存和分时传送的方法。四、实验内容设计一个 8bit ALU,实现两个 8bit 二进制数的算术运算和逻辑运算,算术运算(加、减);逻辑运算(与、或、置 1、
2、清 0);实验要求：1.设计一个 4bitALU 模块;2.如何用 4bitALU 实现 8bitALU 的功能?3.数据的输入/输出输入: 只有 8 个开关,如何分时输入数据?输出: 8 个指示灯(数据),1 个指示灯(进位/借位)4.控制端输入模式控制: (算术 / 逻辑)运算方式控制: (+、- / and、or 、set、clr)分时控制位: (输入数据的使能端)数据输入控制脉冲:5、实验原理：verilog 硬件描述语言的硬件描述设计仿真功能。FPGA 现场可编程逻辑门阵列的开发原理。设计图如下：六、实验器材：PC 机、 Xilinx ise7.1 集成开发坏境、pq208七、实验步
3、骤：实验代码：I/O 端口连接，与指示灯连接方式如图：I/O Name I/ODirection Locdin Input P14din Input P26din Input P32din Input P48en Input P51m Input P57clk Input P144op Input P58out Output P15out Output P12out Output P11out Output P9cb Output P8八、实验数据及结果分析：3|4 结果，111，进位 0，op,m运算控制符为 1003-4 结果，1111(-1)，借位 1，op,m运算控制符为 0113+4
4、 结果，111，进位 0，op,m运算控制符为 001置 1 结果，除进位外置 1，op,m运算控制符为 110清零结果，op,m运算控制符为 000如图显示 3&4 结果，输出全 0，op,m运算控制符为 010九、总结、改进建议及心得体会：本次实验完成了一个 ALU模块的设计，并在 FPGA模块上进行了仿真设计实现验证。完成了在不同使能控制信号下的第一个与第二个操作数的读取，并且在模式控制信号和 op操作信号作用下完成对六种运算方式的模拟（模式控制信号控制+ 、-/ and or set reser）。本次实验将我们在课本上的知识从了解层面向理解层面迈进了一大步，增进了对所学知识的认识，实
5、验收获很大。在此谢谢指导老师的辛勤工作！电 子 科 技 大 学实 验 报 告一、实验二：存贮器设计实验二、实验室名称：主楼 A2-411 实验学时：4三、实验目的：1掌握存贮器的读写控制方法，(读信号、写信号、片选信号)。2掌握存储器的字扩展和位扩展方法。3掌握用硬件描述语言设计存贮器的方法。4了解存储器种类、工作原理和特点。四、实验原理：verilog 硬件描述语言的硬件描述设计仿真功能。FPGA 现场可编程逻辑门阵列的开发原理。存储器位扩展与字扩展的原理。五、实验内容：用字扩展和位扩展的方式，设计一个 32X8的静态存储器，能够对其随机的读写。其中：32 表示地址的寻址空间大小，8 表示数
6、据单元的位数。要求：1设计一个 16X4的可随机读写的存储器模块。2利用 16X4存储器模块，如何通过级连实现 32X8的存储器的功能。3数据、地址的输入/输出数据/地址的输入：开关控制。数据的输出：指示灯显示。4控制信号片选：低有效。读：低有效。写：上升沿有效。6、实验器材：PC 机、Xilinx ise7.1 集成开发坏境七、实验步骤：实验代码：16*4 存储器设计模块32*8 存储器设计模块8、实验数据及结果分析：实现了在写信号上升沿及片选信号低电平时的写入存储器功能实现了在读信号和片选信号都是低电平时读出存储器数据的功能9、总结、改进建议及心得体会：本实验完成了对存储器进行读写，并在给定目标和条件下进行位扩展和字扩展的实践设计以完成目标任务。在布线的时候发现由于输入端口不够使用，我们就可以使用左上角的转盘输入增大输入端口数。我们首先向存储器当中写入一个数值，然后再操作读取改地址信号，测试程序设计正确性。本次实验将我们在课本上的知识从了解层面向理解层面迈进了一大步，增进了对所学知识的认识，实验收获很大。在此谢谢指导老师的辛勤工作！
