1、1目录一、数字钟的基本组成及工作原理21、数字钟的构成 22、数字钟的工作原理 2二、数字钟的设计与制作 .31、 方案设计 .32、设计步骤与方法 22.1、方案流程图 32.2 、NE555 脉冲电路产生 32.3、计数器电路 52.4、译码和显示电路 72.5、校时电路 10三、数字钟的扩展功能 .111、定点报时 112、 12 以后化为 1 12四、总结及体会 .12五、参考文献.132数字时钟设计 内容摘要：数字钟由计数电路、译码电路、显示电路、校准电路、信号发生脉冲电路等几部分组成。首先，采用采用不预置初值的计数器 CC4518，构成 60 进制或 24 进制计数电路，然后进行级
2、联组成秒、分、小时计数。采用 BCD7 段锁存译码驱动器 CC4511 组成译码电路。采用七段共阴极数码管构成显示电路，根据RS 基本触发器及单刀双掷开关来组成校准电路, 每搬动一次开关产生一个计数脉冲, 实现校时功能。利用 CD4060 和 32768 的晶振构成 32768hz 的信号发生器，然后经过 CD4060 的 14 级分频分出 2Hz，再经过 CD4040 的 2 分频分出 1Hz 秒脉冲，构成信号发生脉冲电路。其次，按照系统方案，运用相关软件完成数字钟主体电路的仿真设计，用 protel99 软件绘制原理图，检查无误后生成 PCB 版，完成整个电路的设计工作。最后焊接并调试电路
3、板，通过不断调试，实现本次数字钟设计要求的全部功能。关键词： 数字钟，报时，振荡，计数，校正一、数字钟的基本组成及工作原理1、数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。它由振荡器、分配器、计数器、译码器和显示器电路组成。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的 1HZ 时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。2、数字钟的工作原理振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满 60 后触发分计数
4、器电路，分计数器电路计满 60 后触发时计数器电路，当计满 24 小时后又开始下一轮的循环计数。通过校时电路可以对分和时进行校时，且计时过程具有报时功能，当时间到达整点前 10 秒开始，蜂鸣器 1 秒响 1 秒停地响 5 次。32、数字钟的设计与制作1、方案设计方案一：用 CC4518 计数器构成计数电路，用 CC4511 译码构成译码电路，用 LG5011AH 共阴数码管构成显示电路，用 555 构成多谐振荡器构成秒脉冲信号发生器，用发光二极管作输出显示。方案二：首先构成一个由 32768Hz 的石英晶体振荡器和由 CD4060 构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由 74LS
5、161 采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用由 32768Hz 的石英晶体振荡器和由 CD4060 构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的 CP 脉冲，分计数器的进位输出作为时计数器的 CP 脉冲，时计数器的进位输出作为周计数器的 CP 脉冲。使用 74LS48 为驱动器， BS201A 数码管作为显示器。2、设计步骤与方法2.1 方案流程图2.2 NE555 脉冲电路产生1）555 管脚图4图 2 555 芯片管脚图2）555 芯片引出端功能说明表 1 引出端功能符号说明符号 功能符号
6、功能TR低触发端TH阀值端OU输出 D放电端R复位CV控制电压3）555 构成多谐振荡器电路图（f=1HZ）TRIG2Q 3R4CVolt5 THR 6DIS 7VCC8GND1U7555R47RES2R48RES2VCCC4CAPC3CAPN1图 3 多谐振荡器电路 图 4 多谐振荡器波形4）相关参数计算1fHz1428.5RK250RK10.CF21510.65wts20.35wts1Ts2.3 计数器电路用 CC4518 构成 60、24 进制计数电路。1） CC4518 芯片功能介绍CC4518 为双 BCD 加计数器，该器件由两个相同的同步 4 级计数器组成。计数器为 D 触发器。具
7、有内部可交换 CP 和 EN 线，用于在始终上升沿或下降沿加计数。在单个单元运算中，EN 输入保持高电平，且在 CP 上升沿进位。CR 为高电平时，计数清零。计数器在脉动模式可级联，通过将 Q3 连接至下一计数器的 EN 输入端实现级联。同时后者的 CP 输入保持低电平。2) CC4518 芯片管脚图图 5 CC4518 管脚图3）CC4518 芯片功能表表 2 CC4518 功能表CL (CP0)EN (CP1)R 功 能 1 0 加计数0 0 加计数64）60 进制计数电路图 6 60 进制计数电路工作原理：根据 CC4518 的芯片功能，当 CLK 端接低电平时 EN 端为下降沿加计数。
8、个位向十位的进位脉冲，利用 Q3 的下降沿，接 EN 端。每当个位计满 9 后就使高片计 1 从而完成计数。要完成 60 进制，只需十位计数到 0110，即 Q1、Q2 接与门再对十位进行清零即可。5）24 进制计数电路图 7 24 进制计数电路 0 不 变 0 不 变 0 0 不 变1 0 不 变 1Q3Q0=07工作原理：24 进制计数电路工作原理与 60 进制计数电路工作原理基本思想相同都是利用 CLK 端接低电平时 EN 端为下降沿加计数。个位向十位的进位脉冲，利用 Q3 的下降沿，接 EN 端。每当个位计满 1001B 后就使高片计1 完成计数。不同之处在于此电路是计数到 24，此时
9、的清零工作分别要牵扯到十位和个位（0010 0100）利用个位的 Q2 和十位的 Q1 经过一个与门同时对两片CC4518 芯片同时清零。完成 24 进制的计数2.4、译码和显示电路CC4511 实现译码， LG5011AH 共阴数码管实现显示电路：1）芯片功能介绍：图 8 CC4511 管脚图 图 9 LG5011AH 管脚图表 3 CC4511 功能表显示 输 入 输 出LE BILTD C B A a b c d e f g0 0 1 1 0 0 0 0 1 1 1 1 1 1 01 0 1 1 0 0 0 1 0 1 1 0 0 0 02 0 1 1 0 0 1 0 1 1 0 1 1
10、 0 13 0 1 1 0 0 1 1 1 1 1 1 0 1 14 0 1 1 0 1 0 0 0 1 1 0 0 1 15 0 1 1 0 1 0 1 1 0 1 1 0 1 16 0 1 1 0 1 1 0 0 0 1 1 1 1 187 0 1 1 0 1 1 1 1 1 1 0 0 0 08 0 1 1 1 0 0 0 1 1 1 1 1 1 19 0 1 1 1 0 0 1 1 1 1 0 0 1 11 0 1 0消隐 0 1 11 1 1 10 0 0 0 0 0 0消隐 0 1 0 0 0 0 0 0 0锁存 1 1 1 锁存灯测试 0 1 1 1 1 1 1 1数码管内部已将
11、 3 端、8 端连接在一起，所以使用时，3 端接地，8 端悬空。2）译码、显示电路图 11 译码、显示电路3）译码、显示电路工作原理1）限流电阻计算：数码管的工作电压为 （手册数据） ，工作电流DU为 （手册数据） ，译码器输出的高I电平 ，则限流电阻上的电压应该ag为 ，限流电阻阻值： D()/agRI2）两片 CC4511 用于进行译码，分别代表所记录数据的个位和十位。当从 4511 的 A、B、C、D 四个输入端口输入一个二进制数据后会从输出口输出相应的十进制数据。在对十进制数进行显示时只需把输出端与相应数码管的输入端连接好，即可进行显示。93）24 进制的数码显示与 60 进制的数码显
12、示在译码与显示电路方面所用的电路是同一电路，而具体实现不同进制计数是通过 CC4518 在不同时刻对芯片清零来实现的。4）其中数码管的显示，加入了限流电阻。防止因电路中的电流过大而烧坏数码管，对其起到保护作用。4） 60 进制计数、译码、显示单元电路图 12 60 进制计数、译码、显示单元电路工作原理：个位进位时提供给十位一个脉冲，使十位计数，当十位计数到六时，两个高电平相与传给 MRB 端，进行清零。5）24 进制计数、译码、显示单元电路图 13 24 进制计数、译码、显示单元电路工作原理：个位进位时提供给十位一个脉冲，使十位计数，当十位计数到二个位计数到四时，两个高电平相与传给 MRB 端
13、，进行清零。102.5、校时电路图 14 校时电路工作原理：当正常计时时，分十位和秒十位进位脉冲分别通过与非门进入电路进行正常的计时，校时脉冲被封锁。而当要校时时，S1 或 S2 开关闭合，这是相应的分十位或秒十位脉冲被封锁，校时脉冲通过与非门进入电路完成校时功能。三、数字钟的扩展功能1、定点报时图 15 数字钟定点报时电路图11工作原理：通过 CC4518 计时器设定好报时时刻（如：12 时 12 分 24 秒）， 通过 74LS273 锁存器进行锁存；CC4518 计时器进行正常计时，当计时时间和设定的报时时间相同时，74LS266 全部输出高电平，经 74LS21 与门输出高电平，使三极
14、管导通，音乐芯片发出报时声音，达到效果。2、12 以后化为 1图 16 数字钟 12 归 1 电路图工作原理：由 DFF1 的 Q 和 CC4518 的低三位做个位， D 触发器 2 的 Q做十位，时钟脉冲经 DFF1 分频后给 CC4518 的时钟输入端 CP1B。上电后全为 0。当个位 1010 时 , 经与门产生高电平给 CC4518 清零端 MRB，同时 DFF1的 Q 翻转为零，个位清零。当十位和个位为 10011 时,经与门产生高电平对CC4518 的输出端清零，DFF1 的 Q 翻转为高电平，个位为 1，同时高电平信号经反向后对 DFF2 清零，十位清零。实现 12 归 1 的计
15、数。四、总结和体会通过这次对数字钟的设计与制作，让我更加熟练地掌握了设计电路的软件，也让我了解了关于数字钟的原理与设计理念，提高了自己的动手及分析能力。在完成电路仿真之后，实际焊接过程中因为存在各种各样的条件制约，所以在设计过程中有必要考虑仿真和焊接的差异，从中找出最适合的设计方法。 125、参考文献1 曹国清.数字电路与逻辑设计.徐州：中国矿业大学，19982 谢自美.电子线路设计实验测试武汉：华中科技大学，20003 王慧玲.电工电子实验与实训.北京：机械工业出版社，20034吴建强.电工学新技术实践.北京：机械工业出版社，20045付家才.电工电子学习指导.北京：化学工业出版社，20036王建华，吴道悌，电工学实验. 北京：高等教育出版社，2003
