1、CMOS 实 现 技 术,延 边 大 学 工 学 院电 子 信 息 通 信 学 科许 一 男,2,300mm wafer,3,电 平 表 示 的 逻 辑 值,(一)数字信号的组成:0 , 1,1 0 1 0 1 0 1 0,Vss (Gnd),V0,max,V1,max,VDD,未定义,逻辑值1,逻辑值0,4,晶 体 管,(一)数字电路由晶体管组成, 晶体管可以看作开关(二)一般使用的晶体 MOSFET(金属氧化物半导体效应晶体管)NMOS (N沟道晶体管) (三)MOSFET的类型:PMOS (P沟道晶体管),5,NMOS 晶 体 管,X = 底,X = 高,栅 (gate),漏(drain
2、),源(source),衬底(体)(body),VG,VD,VS,6,NMOS 晶 体 管,VG,VD,VS = 0 V,VD = 0V,VG= VDD 时导通,VD,VG= 0V 时断开,7,PMOS 晶 体 管,X = 高,X = 底,栅 (gate),漏(drain),源(source),VG,VD,VS,VDD,衬底(体)(body),8,PMOS 晶 体 管,VG,VS = VDD,VD,VG= VDD 时断开,VDD,VG= 0V 时导通,VDD,9,非 门(inverter),x,f,x,f,10,非 门 的 NMOS 实 现(inverter),5V,R,Vx,Vf,R,Vx,
3、Vf,11,非 门 的 CMOS 实 现,VDD,Vx,T1,T2,Vf,12,与 门 的 NMOS 实 现,R,VDD,X1,X2,f =X1 X2,R,A,Vf,VDD,Vx1,Vx2,f,13,VDD,Vx1,Vx2,Vf,VDD,与 门 的 CMOS 实 现,X1,X2,f =X1 X2,f,14,与 非 门 的 NMOS 实 现,R,Vx1,Vf,Vx2,VDD,X1,X2,f =X1 X2,f,15,与 非 门 的 CMOS 实 现,Vf,VDD,X1,X2,f =X1 X2,f,Vx1,Vx2,T1,T2,T3,T4,16,或 门 的 NMOS 实 现,X1,X2,f =X1 X
4、2,f,+,R,Vf,Vx1,VDD,Vx2,R,VDD,17,或 非 门 的 NMOS 实 现,R,Vf,Vx1,VDD,X1,X2,f =X1 + X2,Vx2,f,18,或 非 门 的 CMOS 实 现,Vf,VDD,Vx1,Vx2,T1,T2,T3,T4,X1,X2,f =X1 + X2,f,19,或 非 门 的 CMOS 实 现,Vf,VDD,Vx1,Vx2,T3,T4,T1,T2,X1,X2,f =X1 + X2,f,20,例 3.1,VDD,VX1,VX2,VX3,Vf,f = X1 + X2 X3,f = X1 + X2 X3,f = X1(X2 + X3),标 准 芯 片,G
5、nd,Vdd,引脚,接地,电源,START,可 编 程 逻 辑 阵 列(PLA),输入缓冲器和 反相器,与阵列,或阵列,x1 xn,x1 x1 xn xn,p1pn,f1fn,23,p1,p2,p3,p4,f1,f2,与阵列,或阵列,P L A 的 门 级 图,与,非,X1,X2,X3,24,p1,p2,p3,p4,f1,f2,与阵列,或阵列,P L A 的 线 路 图,X,X,X,X,X,X,X,X,X,X,X,X,X,X,X,X,X,X1,X2,X3,25,p1,p2,p3,p4,f1,f2,与阵列,P L A 的 示 意 图,X1,X2,X3,f1 = X1X2 X3 + X1 X3 )
6、,X,X,X,X,X,X,X,26,缓 冲 器 (buffer),缓冲器:,同向缓冲器:输入信号 = 输出信号反向缓冲器:输入信号- 相反- 输出信号三态缓冲器: 使能信号(Enable Signal),27,Vf,VDD,Vx,缓 冲 器 (buffer),图形符号,CMOS实现,思考与讨论: 输入值和输出值都是一样的, 那么为什么使用缓冲器?,Vx =,Vf,28,缓 冲 器 的 应 用 (buffer),时间延迟(time delay),Main CLK,Hope CLK,Real CLK,After CLK (buffers),29,缓 冲 器 的 应 用 (buffer),Go to
7、 System,CLK,x,Vf,Cn,time,Vdd,Gnd 0v,N=1时Vf,N=2时Vf,N=3时Vf,N=4时Vf,时间延迟,缓冲器的等价电路,Vx =,Vf,三 态 缓 冲 器,x,f,e,使能信号(enabel signal)决定缓冲器的输出,x,f,e=0,x,f,e=1,三 态 缓 冲 器 的 种 类,x,f,e,x,f,e,x,f,e,x,f,e,(a),(b),(c),(d),32,扇 出(Fan Out),扇出(fan out):某个门驱动的其他门的个数总负载电容: Cn = n X C,BLOCK 1,BLOCK 2,BLOCK 10,MAIN BLOCK,SUB BLOCK,BLOCK 11,BLOCK 12,BLOCK 13,时脉信号 Clock (CLK),33,时 脉 信 号 分 割,CLK A,B,C,D,E,F,G,H,I,K,L,M,N,O,J,方案 1,CLK A,方案 2,思考与讨论: 每个方案的 扇出(fan out)是多少?,34,时 脉 信 号 的 延 迟(time delay),CLK A,B,C,D,E,F,G,H,I,K,L,M,N,O,J,A,B,C,D,E,F,G,H,I,。N,O,x,y,x,y,S,(a),(b),异 或 门(XOR),x,y,x,y,S,(a),(b),同 或 门(NXOR),