FPGA在电机测速系统中的应用资料.docx

存档日期: 存档编号: 本科生毕业设计（论文） 论文题 目： FPGA在电机测速系统中的应用 姓 名： XX 学 院： 电气工程及自动化学院 专 业： 电气工程及其自动化 班级、学号： 指导教师： XX XXX大学教务处印制 摘要 基于FPGA勺电机速度测量系统设计，以MAX+PLUS II为软件平台，采用原理图 和VHDLt本设计并通过数码管驱动电路静态显示电机转速。该系统能够完成对电机 转速参数和数据的采集，实时记录、处理、分析显示的功能，通过软件设计省去了大 量硬件电路设计，具有一定的电路设计集成化，经实际应用证实，该系统运行稳定、 安全可靠、抗干扰能力强、高速精确。 本文介绍了 FPGA的国内外研究现状和它的工作原理、发展历史、结构和特点， 简单介绍光电编码器的原理，Max+plusII的流程等。并对增量式光电编码器脉冲信号 进行倍频、鉴向、锁存、运算、数据位选择和显示模块进行了详细的介绍。编码器输 出的数据在FPGA芯片中进行倍频、鉴相、计数、锁存、运算、数据位选择等传输处 理；最后，所得的数据经数码管显示。 关键词：光电编码器 FPGA Verilog HDL语言 电机测速 4 Abstract FPGA based motor speed measurement system design, with MAX+PLUS II as a software platform, the schematic diagram and VHDL text design and through digital tube driving circuit for static display of motor speed. The system can complete the speed of rotation of the motor parameters and data acquisition, real-time recording, processing, analysis and display functions, through the software design saves the hardware circuit design, has a certain circuit design integration, through the practical application confirms, the system has stable operation, safety and reliability, strong anti interference ability, high speed precision. This article introduced the FPGA research status at home and abroad and its working principle, developing history, structure and characteristic, introduced the principle of photoelectric encoder, the Max+plusII process. And the incremental optical encoder pulse signal frequency, phase, frequency, to counter latch, operation, data bit selection and display module in detail. The encoder output data in the FPGA chip for frequency, phase, counter, latch, operation, data bit selection, transmission and processing; finally, the data collected by a digital tube display. Key words: Optical - elect rical Encoder FPGA Verilog HDL Motor speed 摘 要 I Abstract I I 1 绪 论 1 1.1 课题研究的目的和意义 1 1.2 本课题的研究现状及分析 1 1.3 本课题的主要工作 2 2 FPGA 芯片简介 3 2.1 FPGA 的工作原理 3 2.2 典型的FPGA吉构 4 2.3 FPGA的优点 6 2.4 VerilogHDL 语言介绍 8 3 方案选择 10 3.1 光电编码器简介 10 3.1.1 光电编码器的分类 11 3.1.2 增量式光电编码器的原理 12 3.2 数字测量方法 12 3.2.1 M 法测速 13 3.2.2 T 法测速 13 3.2.3 M/T 法测速 14 3.3 三种测速方法的精度指标 15 3.3.1 分辨率 15 3.3.2 测速误差率 16 3.4 测速方法的比较和选择 17 3.5 光电耦合器介绍 18 4 Verilog HDL编程工具 19 4.1 MAX+plusII 简介 19 4.2 MAX+plus II开发系统的特点 19 5 系统总体设计 21 5.1 系统总体结构图 21 5.2 总体设计流程 21 5.2.1 系统主要模块的划分 22 5.2.2 各个模块的功能 22 6 系统详细设计 23 6.1 详细功能设计 23 6.2 系统层次结构设计 23 6.2.1 倍频、鉴向模块 24 6.2.2 计数模块 27 6.2.3 锁存器模块 30 6.2.4 运算模块 32 6.2.5 译码模块 34 6.3 整体模块设计 36 6.4 本章小节 37 致 谢 39 [ 参考文献 ] 40 XXX大学本科生毕业设计 FPGA在电机测速上的应用 1绪论 1.1 课题研究的目的和意义 基于FPGA的电机测速显示系统是生产工业中不可缺少的一个系统。 它的开发具 有十分重要的意义。转速是指作圆周运动的物体在单位时间内所转过的圈数， 它是电 机极为重要的一个状态参数。转速检测的快速性和精度高低将直接影响系统的效果和 动静态性能，也会直接影响生产工业的经济。 如何提高测量的速度和精度，如何减轻 工作人员的工作负担，如何采取有效措施减少经济损失，如何保障工农业顺利进行等 问题迫在眉睫。因此，电机测速系统的研究与实现具有了十分重要的意义！ 这个测速 系统采用FPGA芯片，光电编码器，光电耦合器，七段数码管等，提高了电机转速测 量的速度和精度［1］,杜绝了误测现象的发生。 电机测速显示系统可以应用于各种机械的转速测量，例如在发动机 ，电动机， 卷扬机，机床主轴等旋转设备，具有十分重要的意义。 1.2 本课题的研究现状及分析 到目前为止，国内外测量电机转速的方法有许多种，例如永磁直流测速发电机， 无刷直流测速，单片机电机测速系统，同步测速法等等。 传统的电机测速装置主要采用测速发电机， 但由于电刷和换向器的摩擦，增加了 被测电极的粘滞转矩；电刷的接触压降造成了输出低速的不灵敏区， 电刷与换向器的 间断接触或不良接触引起射频噪声， 产生无线电干扰的高频纹波；以及电枢压降引起 输出电压的不稳定。 应用最多的是光电测量法［2］,其灵敏度高、重量轻、尺寸小、抗电磁干扰性 强，可以测量种类繁多的物理量。而采用光电编码器的电机转速测量系统测量准确 率高、采样速度快、测量范围宽和测量精度高等优点，具有十分广阔的应用前景。 人们习惯用PLC,单片机，DSP来开发电机测速系统［3］。近年来随着FPGA技术 的日趋成熟，在此技术上开发的电机测速系统包含 PLC,单片机，DSP的很多优点。 以FPGA为核心技术再加上使用先进的光电测速方法， 以光电编码器作为载体，是目 前的电机测速系统无法比拟的。 1.3 本课题的主要工作 本课题对FPGA在电机测速上的应用作如下研究，主要包括以下几方面: (1)对电机转动发出的脉冲的采集所选器件的选择 (2)比较几种测速方案的优缺点并选择最终测速方案 (3)详细地介绍系统设计中的各个模块并仿真 12 2 FPGA芯片简介 FPGA (Field —Programmable Gate Array,即现场可编程门阵列，它是在 PAL、 GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路 (ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了 原有可编程器件门电路数有限的缺点。 目前以硬件描述语言( Verilog或VHDL )所完成的电路设计，可以经过 简单的综合与布局，快速的烧录至 FPGA上进行测试，是现代 IC设计验证的 技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门 电路(比如AND、 OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。在大 多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如 触发器(Flip — flop ) 或者其他更加完整的记忆块。 FPGA 一般来说比ASIC (专用集成芯片)的速度要慢，无法完成复杂的设 计，而且消耗更多的电能。但是他们也有很多的优点比如可以快速成品，可以 被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编 辑能力差的FPGA。因为这些芯片有比较差的可编辑能力， 所以这些设计的开发 是在普通的FPGA上完成的，然后将设计转移到一个类似于 ASIC的芯片上。 2.1 FPGA的工作原理 FPGA采用了逻辑单元阵列LCA (Logic Cell Array )这样一个概念，内部包括可 配置逻辑模块 CLB (Configurable Logic Block)、输出输入模块 IOB (Input Output Block)和内部连线(Interconnect)三个部分。 现场可编程门阵列(FPGA)是可编 程器件。与传统逻辑电路和门阵列(如 PAL, GAL及CPLD器件)相比，FPGA具 有不同的结构，FPGA利用小型查找表(16X1RAM)来实现组合逻辑，每个查找表 连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动 I/O,由此构成 了即可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块， 这些模块问利 用金属连线互相连接或连接到I/O模块。FPGA的逻辑是通过向内部静态存储单元加 载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及个模 块之间或模块与I/O间的连接方式，并最终决定了 FPGA所能实现的功能，FPGA允许 无限次的编程［6］。 2.2 典型的FPGA结构 （1）可编程输入输出单元（I/O） 可编程输入/输出单元简称I/O单元，是芯片与外界电路的接口部分，完成 不同电气特性下对输入 /输出信号的驱动与匹配要求，其示意结构如下面所示。 FPGA内的I/O按组分类，每组都能够独立地支持不同的 I/O标准。通过软件的 灵活配置，可适配不同的电气标准与 I/O物理特性，可以调整驱动电流的大小， 可以改变上、下拉电阻。目前， I/O 口的频率也越来越高，一些高端的 FPGA通 过DDR寄存器技术可以支持高达 2Gbps的数据速率。 外部输入信号可以通过 I/O模块的存储单元输入到 FPGA的内部，也可以 直接输入FPGA内部。当外部输入信号经过 I/O模块的存储单元输入到 FPGA 内部时，其保持时间（Hold Time ）的要求可以降低，通常默认为 0。 为了便于管理和适应多种电器标准， FPGA的I/O被划分为若干个组（bank）, 每个bank的接口标准由其接口电压 VCCO决定，一个bank只能有 一种VCCO , 但不同bank的VCCO可以不同。只有相同电气标准的端口才能连接在一起， VCCO电压相同是接口标准的基本条件。 （2）可配置逻辑块（CLB ） CLB是FPGA内的基本逻辑单元。 CLB的实际数量和特性会依器件的不同 而不同，但是每个 CLB都包含一个可配置开关矩阵，此矩阵由 4或6个输入、 一些 选型电路（多路复用器等）和触发器组成。 开关矩阵是高度灵活的，可 以对其进行配置以便处理组合逻辑、 移位寄存器或 RAM。在Xilinx公司的FPGA 器件中，CLB由多个（一般为4个或2个）相同的Slice和附加逻辑构成，如图 所示。每个CLB模块不仅可以用于实现组合逻辑、时序逻辑，还可以配置为分 布式RAM和分布式ROM 0 Slice是Xilinx公司定义的基本逻辑单位，一个 Slice由两个4输入的函数、 进位逻辑、算术逻辑、存储逻辑和函数复用器组成。算术逻辑包括一个异或门 （XORG）和一个专用与门（MULTAND ）, 一个异或门可以使一个 Slice实现 2bit全加操作，专用与门用于提高乘法器的效率；进位逻辑由专用进位信号和 函数复用器（MUXC ）组成，用于实现快速的算术加减法操作； 4输入函数发生 器用于实现4输入LUT、分布式RAM或16比特移位寄存器（Virtex-5系列芯片 的Slice中的两个输入函数为 6输入，可以实现 6输入LUT或64比特移位寄存 器）；进位逻辑包括两条快速进位链，用于提高 CLB模块的处理速度。 （3）数字时钟管理模块（DCM ） 业内大多数FPGA均提供数字时钟管理（Xilinx的全部FPGA均具有这种 特性）。Xilinx推出最先进的FPGA提供数字时钟管理和相位环路锁定。相位 环路锁定能够提供精确的时钟综合，且能够降低抖动，并实现过滤功能。 （4）嵌入式块 RAM （ BRAM ） 大多数FPGA都具有内嵌的块 RAM ,这大大拓展了 FPGA的应用范围和灵 活性。块RAM可被配置为单端口 RAM、双端口 RAM、内容地址存储器 （CAM ） 以及FIFO等常用存储结构。 RAM、FIFO是比较普及的概念，在此就不冗述。 CAM存储器在其内部的每个存储单元中都有一个比较逻辑，写入 CAM中的数 据会和内部的每一个数据进行比较，并返回与端口数据相同的所有数据的地址， 因而在路由的地址交换器中有广泛的应用。 除了块RAM ,还可以将 FPGA中的 LUT灵活地配置成 RAM、ROM和FIFO等结构。在实际应用中，芯片内部块 RAM 的数量也是选择芯片的一个重要因素。 单片块RAM的容量为18k比特，即位宽为18比特、深度为1024,可以根 据需要改变其位宽和深度，但要满足两个原则：首先，修改后的容量（位宽 深 度）不能大于18k比特；其次，位宽最大不能超过 36比特。当然，可以将多片 块RAM级联起来形成更大的 RAM ,此时只受限于芯片内块 RAM的数量，而不 再受上面两条原则约束。 （5）丰富的布线资源 布线资源连通FPGA内部的所有单元，而连线的长度和工艺决定着信号在 连线上的驱动能力和传输速度。FPGA芯片内部有着丰富的布线资源，根据工艺、 长度、宽度和分布位置的不同而划分为 4类不同的类别。第一类是全局布线资 源，用于芯片内部全局时钟和全局复位 /置位的布线；第二类是长线资源，用以 完成芯片Bank间的高速信号和第二全局时钟信号的布线；第三类是短线资源， 用于完成基本逻辑单元之间的逻辑互连和布线；第四类是分布式的布线资源， 用于专有时钟、复位等控制信号线。 在实际中设计者不需要直接选择布线资源，布局布线器可自动地根据输入 逻辑网表的拓扑结构和约束条件选择布线资源来连通各个模块单元。从本质上 讲，布线资源的使用方法和设计的结果有密切、直接的关系。 (6)底层内嵌功能单元 内嵌功能模块主要指 DLL ( Delay Locked Loop )、PLL ( Phase Locked Loop )、 DSP和CPU等软处理核(SoftCore)。现在越来越丰富的内嵌功能单元，使得 单片FPGA成为了系统级的设计工具，使其具备了软硬件联合设计的能力，逐 步向SOC平台过渡。 DLL和PLL具有类似的功能，可以完成时钟高精度、 低抖动的倍频和分频， 以及占空比调整和移相等功能。 Xilinx公司生产的芯片上集成了 DLL , Altera 公司的芯片集成了 PLL , Lattice公司的新型芯片上同时集成了 PLL和DLL °PLL 和DLL可以通过IP核生成的工具方便地进行管理和配置。 (7)内嵌专用硬核 内嵌专用硬核是相对底层嵌入的软核而言的，指 FPGA处理能力强大的硬 核(Hard Core),等效于 ASIC电路。为了提高 FPGA性能，芯片生产商在芯 片内部集成了一些专用的硬核。 例如：为了提高FPGA的乘法速度，主流的FPGA 中都集成了专用乘法器；为了适用通信总线与接口标准，很多高端的 FPGA内 部都集成了串并收发器(SERDES),可以达到数十 Gbps的收发速度。 2.3 FPGA的优点 使用F P G A器件设计数字电路， 不仅可以简化设计过程，而且可以降低整个系 统的 体积和成本，增加系统的可靠性。它们无需花费传统意义下制造集成电路所需 大量时间和精力，避免了投资风险，成为电子器件行业中发展最快的一族。使用FP GA器件设计数字系统电路的主要优点如下： (1 )设计灵活 使用F P GA器件，可以不被标准系列器件在逻辑功能上所限制， 而且修改逻辑 可在 系统设计和使用过程的任一阶段中进行，并且只须通过对所用的FPGA器件 进行重新编程即可完成，给系统设计提供了很大的灵活性。 (2)增大功能密集度 功能密集度是指在给定的空间能集成的逻辑功能数量。可编程逻辑芯片内的组件 门数高，一片FPGA可代替几片、几十片乃至上百片中小规模的数字集成电路芯 片。用FPGA器件实现数字系统时用的芯片数量少，从而减少芯片的使用数目， 减少印刷线路板面积和印刷线路板数目，最终导致系统规模的全面缩减。 (3)提高可靠性 减少芯片和印刷板数目，不仅能缩小系统规模，而且它还极大的提高了系统的可 靠性。具有较高集成度的系统比用许多低集成度的标准组件设计的相同系统具有高得 多的可靠性。使用FPGA器件减少了实现系统所需要的芯片数目， 在印刷线路板上 的引线以及焊点数量也随之减少，所以系统的可靠性得以提高。 (4)缩短设计周期 由于F P GA器件的可编程性和灵活性，用它来设计一个系统所需时间比传统方 法大为缩短。FPGA器件集成度高，使用时印刷线路板电路布局布线简单。 同时, 在样机设 计成功后，由于开发工具先进，自动化程度高，对其进行逻辑修改也十分 简便迅速。因此，使用FPGA器件可大大缩短系统的设计周期， 加快产品投放市场 的速度，提高产品 的竞争能力。 (5)工作速度快 FPGA/CPLD器件的工作速度快，一般可以达到几百兆赫兹，远远大于 D S P器件。同时，使用F P GA器件后实现系统所需要的电路级数又少， 因而整个 系统的工作速度会得到提高。 (6)增加系统的保密性能 很多F P G A器件都具有加密功能，在系统中广泛的使用F PGA器件可以有效 防止产品被他人非法仿制。 (7 )降低成本 使用F P G A器件实现数字系统设计时， 如果仅从器件本身的价格考虑，有时还 看不 出来它的优势，但是影响系统成本的因素是多方面的，综合考虑，使用FPG A的成本优 越性是很明显的。首先，使用FPGA器件修改设计方便，设计周期缩 短，使系统的研制 开发费用降低；其次，FPGA器件可使印刷线路板面积和需要 的插件减少，从而使系统的制造费用降低；再次，使用FPGA器件能使系统的可靠 性提高，维修工作量减少，进而使系统的维修费用降低。总之，使用FPGA器件进 行系统设计能节约成本 2.4 VerilogHDL 语言介绍 Verilog HDL 是一种硬件描述语言(HDL:Hardware Discription Languages),是一 种以文本形式来描述数字系统硬件的结构和行为的语言，用它可以表示逻辑电路图、 逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。 Verilog HDL是目前世界 上最流行的两种硬件描述语言之一。 (1)基本逻辑门，例如 a n d、o r和n a n d等都内置在语言中。 (2)用户定义原语(UDP)创建的灵活性。用户定义的原语既可以是组合 逻辑原语，也可以是时序逻辑原语。 (3)开关级基本结构模型，例如 p m o s和n m o s等也被内置在语言中。 (4)提供显式语言结构指定设计中的端口到端口的时延及路径时延和设计 的时序检查。 (5)可采用三种不同方式或混合方式对设计建模。这些方式包括：行为描 述方式一使用过程化结构建模；数据流方式一使用连续赋值语句方式建模；结 构化方式一使用门和模块实例语句描述建模。 (6) Verilog HD L中有两类数据类型：线网数据类型和寄存器数据类型。 线网类型表示构件间的物理连线，而寄存器类型表示抽象的数据存储元件。 (7)能够描述层次设计，可使用模块实例结构描述任何层次。 (8)设计的规模可以是任意的；语言不对设计的规模(大小)施加任何限 制。 (9)人和机器都可阅读 Verilog语言，因此它可作为 E D A的工具和设计 者之间的交互语言。 (10) Verilog HDL语言的描述能力能够通过使用编程语言接口( PLI)机 制进一步扩展。P L I是允许外部函数访问 Verilog模块内信息、允许设计者与 模拟器交互的例程集合。 (11)设计能够在多个层次上加以描述，从开关级、门级、寄存器传送级 (RTL)到算法级，包括进程和队列级。 (12)能够使用内置开关级原语在开关级对设计完整建模。 (13)同一语言可用于生成模拟激励和指定测试的验证约束条件，例如输 入值的指定。 (14) Verilog HDL 能够监控模拟验证的执行，即模拟验证执行过程中设 计的值能够被监控和显示。这些值也能够用于与期望值比较，在不匹配的情况 下，打印报告消息。 (15)在行为级描述中， Verilog HDL不仅能够在 RT L级上进行设计描述, 而且能够在体系结构级描述及其算 法级行为上进行设计描述。 (16)能够使用门和模块实例化语句在结构级进行结构描述。 (17)在Verilog HDL 的混合方式建模能力，即在一个设计中每个模块均 可以在不同设计层次上建模。 (18) Verilog HDL还具有内置逻辑函数，例如 & (按位与)和| (按位或) (19)对高级编程语言结构，例如条件语句、情况语句和循环语句，语言 中都可以使用。 (20)可以显式地对并发和定时进行建模。 (21)提供强有力的文件读写能力 网。 3方案选择 电机转速测量装置是工业自动化设备的重要组成部分。根据工业环境下高可靠性 的特点，提出了在自动化设备运行的PLC上增加部分硬件，实现转速测量。以PLC为 控制核心，结合光电码盘，设计一种测速系统，测速原理如下：码盘固定于电机轴上 ， 随着电机一起转动，接收管接收透过码盘孔的光源，在t时间内输出一串方波。假设与 电机同轴连接的光电码盘每旋转一周,电机的转速为：n=60N/Zt输出脉冲数为N,电 机转速为n(r/min)，检测时间为t(s),在t内的计数脉冲数为N。系统是利用控制设备运 行PLC的两个晶体管输出点和一个高速输入点，增加转速信号检测单元及转速显示单 元组成转速测量装置。PLC程序中任意指定的数据，如数量、时间、温度、压力等通 过计数器、计时器、数据寄存器等将数据送入指定的显示缓冲区内 ，经驱动子程序通 过两个输出端口送出编码至 PLC外部的数显表上。 但是基于PLC的电机转速测量系统功能密集度低，可编程性和灵活性没有太大 优势，反应速度和精度不是太好，而且 PLC成本较高。 经过综合考虑，决定开发基于FPGA的电机转速测量系统。FPGA的集成度很高 且速度很快，比较容易满足测速系统的要求，同时使系统可靠性比采用通用 IC芯片 更高。另外，FPGA还具有设计方便、灵活和校验快的特点，并且设计可随时改变。 利用FPGA对电机转速进行检测的方法，利用可编程器件具有现场可编程的优点， 可 方便地对测速系统的数字处理部分进行修改与完善使用 Verilog HDL语言编写程 序，并且在MAX+plus2平台上完成，编译，调试，仿真。 总之这样既解决了测速装置的可靠性问题 ，又降低了系统的成本，是一种较为理 想的方案。 3.1 光电编码器简介 光电编码器，是一种通过光电转换将输出轴上的机械几何位移量转换成脉冲或数 字量的传感器。这是目前应用最多的传感器，光电编码器是由光栅盘和光电检测装置 组成。光栅盘是在一定直径的圆板上等分地开通若干个长方形孔。 由于光电码盘与电 动机同轴，电动机旋转时，光栅盘与电动机同速旋转，经发光二极管等电子元件组成 的检测装置检测输出若干脉冲信号，通过计算每秒光电编码器输出脉冲的个数就能反 映当前电动机的转速。止匕外，为判断旋转方向，码盘还可提供相位相差 90°;的两路脉 冲信号 3.1.1 光电编码器的分类 根据检测原理，编码器可分为光学式、磁式、感应式和电容式。根据其刻 度方法及信号输出形式，可分为增量式、绝对式以及混合式三种。 (I)增量式编码器 增量式编码器是直接利用光电转换原理输出三组方波脉冲 A、B和Z相；A、 B两组脉冲相位差 90o；,从而可方便地判断出旋转方向，而 Z相为每转一个脉 冲，用于基准点定位。它的优点是原理构造简单，机械平均寿命可在几万小时 以上，抗干扰能力强，可靠性高，适合于长距离传输。其缺点是无法输出轴转 动的绝对位置信息。 (II )绝对编码器 绝对编码器是直接输出数字量的传感器，在它的圆形码盘上沿径向有若干 同心码道，每条道上由透光和不透光的扇形区相间组成，相邻码道的扇区数目 是双倍关系，码盘上的码道数就是它的二进制数码的位数，在码盘的一侧是光 源，另一侧对应每一码道有一光敏元件；当码盘处于不同位置时，各光敏元件 根据受光照与否转换出相应的电平信号，形成二进制数。这种编码器的特点是 不要计数器，在转轴的任意位置都可 读出一个固定的与位置相对应的数字码。 显然，码道越多，分辨率就越高，对于一个具有 N位二进制分辨率的编码器， 其码盘必须有N条码道。 绝对式编码器是利用自然二进制或循环二进制(葛莱码)方式进行光电转 换的。绝对式编码器与增量式编码器不同之处在于圆盘上透光、不透光的线条 图形，绝对编码器可有若干编码，根据读出码盘上的编码，检测绝对位置。编 码的设计可采用二进制码、循环码、二进制补码等。它的特点是： (1)可以直接读出角度坐标的绝对值； (2)没有累积误差； (3)电源切除后位置信息不会丢失。但是分辨率是由二进制的位数来决定 的，也就是说精度取决于位数，目前有 10位、14位等多种。 (III) 混合式绝对值编码器 [9] 0 混合式绝对值编码器，它输出两组信息：一组信息用于检测磁极位置, 带有绝对信息功能；另一组则完全同增量式编码器的输出信息 3.1.2 增量式光电编码器的原理 增量式光电编码器的工作原理是由旋转轴转动带动在径向有均匀窄缝的主 光栅码盘旋转，在主光栅码盘的上面有与其平行的鉴向盘，在鉴向盘上有两条 彼此错开90o相位的窄缝，并分别有光敏二极管接收主光栅码盘透过来的信号。 工作时，鉴向盘不动，主光栅码盘随转子旋转，光源经透镜平行射向主光栅码 盘，通过主光栅码盘和鉴向盘后由光敏二极管接收相位差 90o的近似正弦信号， 再由逻辑电路形成转向信号和计数脉冲信号。为了获得绝对位置角，在增量式 光电编码器有零位脉冲，即主光栅每旋转一周，输出一个零位脉冲，使位置角 清零。利用增量式光电编码器可以检测电机的位置和速度。其原理示意图如图 3-1所示。当码盘转动时，它的输出信号是相位差为 90o的A相和B相脉冲信号。 从A, B两个输出信号的相位关系(超前或滞后)可判断旋转的方向。当码盘 正转时，A道脉冲波形比B道超前九/2而反转时，人道脉冲比B道滞后 冗/2 正方向 逆方向 A通道 B通道 图3-1 3.2数字测量方法 由光电脉冲发生器产生与被测转速成正比的脉冲， 测速装置将输入脉冲转换为以 数字形式表示的转速值[3]0 常用的脉冲数字(P/D)转换方法有三种： (1) M法一脉冲直接计数方法； (2) T法一脉冲时间计数方法； XXX大学本科生毕业设计 FPGA在电机测速上的应用 (3) M/T法一脉冲时间混合计数方法。 3.2.1 M法测速 在一定的时间T内测取光电脉冲发生器所产生的脉冲信号的个数 Mi,用以计算 这段时间内的平均转速，称作 M法测速（如公式3.1所示）。把Mi除以T就可得到 脉冲发生器输出脉冲 匚 M i 的频率，所以又称频率法。 F 工 T 电动机每转一圈共产生 Z个脉冲（2 =倍频系数*光电脉冲发生器码盘孔数或光 栅数），把F除以Z就得到电动机的转速，在习惯上，时间 T以秒为单位，而转速是 以每分钟的转数r/min为单位，则电动机的转速为 (3.1) 60Mi n 二 ZT 在上式中，Z和T均为常数，因此转速n正比于脉冲个数Mi。转速较高时Mi大, 量化误差较小，随着转速的降低误差增大，转速过低时 Mi将小于i,测速装置便不 能正常工作。所以M法测速只适用于高速段。 Tc ► T ' » 测速时间 Mi 光电脉冲发生器输出脉冲 图3-2 M测速发 3.2.2 T法测速 在光电脉冲发生器所产生的相邻两个转速脉冲信号的间隔时间内， 用一个计数器 对已知频率为fo的高频时钟脉冲进行计数，并由此来计算转速，称作 T法测速（如 公式3.2所示）。在这里测速时间源于光电脉冲发生器输出脉冲的周期，所以又称周 i3 XXX大学本科生毕业设计 FPGA在电机测速上的应用 期法。在T法测速中，准确的测速时间 「是用所得的高频时钟脉冲个数 M2计算出 来的，即Tt=M2/fo,则电动机转速为 60 60f0 n = = ZTt ZM 2 （3.2） 高速时M小，量化误差大，随着转速的降低误差减小，所以 T法测速适用于低 速段，与M法恰好相反。 高频时钟脉冲 M2 Tt=M2/fo 图3-3 T测速发 测速时间 光电脉冲发生器输出脉冲 15 3.2.3 M/T法测速 把M法和T法结合起来，即检测T时间内光电脉冲发生器所产生的脉冲信号个 数Mi,又检测同一时间问隔内的高频时钟脉冲个数 M2用来计算转速，称作M/T法 测速（如公式3.3所示）。设高频时钟脉冲的频率为fo,则准确的测速时间T = M”fo,而 电动机转速为 (3.3 ) 60M i 60 fo n = ZTt ZM 2 采用M/T法测速时，应保证高频时钟脉冲计数器与光电脉冲发生器输出脉冲计 数器同时开启与关闭，以减少误差（如图 3-3）,只有等到光电脉冲发生器输出脉冲 M1 图3-4 M/T法测速 码盘输出脉冲 高频时钟脉冲 程序设定的技术时间 M2个高频脉冲对应时间 M1个码盘脉冲对应时间 上升沿到达时，两个计数器才同时允许开始或停止计数。 由于M/T法的计数值Mi和 M2都随着转速的变化而变化。当电机高速时，相当于M法测速，到最低速时M = 1, 自动进入T法测速。 通过图3-3分析可知M法测量转速在极端情况下会产生土 1个转速脉冲的误差， 而T法在极端情况下，时间的测量会产生土 1个高频脉冲周期。由于转速脉冲的频率 远小于高频脉冲的频率，因此如果用转速脉冲信号的上升沿（或下降沿）来同步计数 器的起止，在预定的测速时间内，转速脉冲信号的计数值将为整数（无误差） ，只有 高频时钟脉冲会产生± 1的误差，因其很小，影响可以忽略，所以用M/T法实现测速 具有较高的测速精度[11]o 3.3三种测速方法的精度指标 3.3.1 分辨率 分辨率是用来衡量一种测速方法对被转速变化的分能力的在数字测速方法中， 用 改变一个计数字所对应的转速变化量来表示分辨率， 用Q表示。设被测转速由N1变 为N 2时，引起测量计数值改变了一个数字，则测速装置的分辨率是Q = N1 - N2 （转 /分）。Q越小，测速装置的分辩能力越强，系统控制精度越高。 XXX大学本科生毕业设计 FPGA在电机测速上的应用 、= 100% 17 (1) M法测速的分辨率 在M法测速中，当计数值由Mi变为Mi + 1时，按式(3.1)。相应的转速由 变 60M/ZT为60(Mi +%T,则M法测速分辨率为 60(M1 1) 60M1 60 Q 二―—: 二一 ZT ZT ZT 可见，M法测速的分辨率与实际转速的大小无关。从式( (3.4) 3.4)还可看出，要 提高分辨率(即减小 Q),必须增大T或Z。但在实际中，两者都受到限制，增大 Z 受到脉冲发生器制造工艺的限制，增大 T势必使采样周期变长。 (2) T法测速的分辨率 为了使结果得到正值，T法测速的分辨率定义为时钟脉冲个数由 M2变为M2—1 时转速的变化量，于是可得下式 c 60f0 60 f0 60 f 0 ( Q = - = — Z(M2 -1) ZM2 ZM 2 (M 2 -1) 3.5) 综合(3.2)和(3.5),可得 Zn2 60 f0 - Zn 由上式可以看出，T法测速的分辨率与转速高低有关，转速越低, 辨率越强，这也说明，T法更适于测量低速。 (3) M/T法测速的分辨率 (3.6) Q值越小，分 M/T法测速在高速段与 M法相近，在低速段与 T法相近，所以兼有 M法和T法的特点，在 高速和低速都有较强的分辨能力。 60刷 ZM2(M2 -1) (3.7) 3.3.2测速误差率 测速误差率是指测速装置对实际转速测量的精确程度， 常用测量值与实际值的相 对误差来表示，即 n XXX大学本科生毕业设计 FPGA在电机测速上的应用 33 (3.8) 测速误差率反映了测速方法的准确性，测量误差越小，准确度越高，系统控制 精度越高。6的大小取决于测速元件的制造精度和测速方法。 (1) M法测速误差率 在M法测速中，测速误差决定于脉冲发生器的制造精度，以及脉冲发生器输出 脉冲前沿和测速时间采样脉冲前沿不齐所造成的误差等等， 最多可能产生1个脉冲的 误差。因此，M法测速误差率的最大值为 60M1 Zt 60(Mi -1) ZT - 1 — …ZT——100% 二——100% 60Mi M1 ZT (3.9) 由上式可知，Lax 与M1 成反比，即转速愈低，M1愈小，误差率愈大 (2) T法测速误差率