1、基于 FPGA 的 LCM 控制模块设计山西电子技术2006 年第 1 期应用实践基于 FPGA 的 LCM 控制模块设计赵丽肖俊武李月香 2 弓剑锋 2(1.湖北工业大学计算机学院,湖北武汉 430068;2.山西大学计算机与信息技术学院,山西太原 030006)摘要:应用 FI:A 技术实现了对 Rn2864M 汉字图形点阵液晶显示模块的驱动和控制.其整体设计用硬件描述语言 VHDL 缟程实现,并重点对 FI:A 内部各模块的时序进行了协调控制,最后下载到 AI.TERA 公司的Fu10K10 系列的 lF10K10I.1284-4 芯片上调试通过 ,证明该方法行之有效.关键词:FleA;
2、汉字图形点阵液晶显示模块;模块;RT12864M;VHDL 语言中图分类号:332.3 文献标识码:AHA(RddProgrammableGateArray)即现场可编程门阵列,是在 PAL,GAL,EPLD 等可编程器件的基础上进一步发展的产物.它作为专用集成电路(ASIC)领域中的一种半定制电路而出现,既解决了定制电路的不足.又克服了原有可编程器件门电路数有限的缺点.Ff 瞰芯片中包含了上万的LIlT 和触发器,使其在设计复杂时序逻辑时更显现出强大的优势.随着成本的降低以及保密性,灵活性的增强,Ff 瞰已经广泛应用于各个领域,成为了嵌入式开发的一大分支.1Rn2864M 图形点阵液晶显示模
3、块RT12864M 是一款能够显示汉字和图形的点阵液晶显示模块,由液晶显示屏(=D),控制电路,=D 驱动器,64256 点阵显示 RAM(GDRAM),背光控制电路和电源六部分组成.内置 8192 个中文汉字(1616 点阵),198 个字符(816 点阵),其中(ROM 为固化好的字模库,CGRAM 为可供用户随时定义的字符字模库.RTI2864M 可提供 84 行的汉字空间.RT12864M 电路框图如图 1 所示,其中 VSS 为 L,CM 的电源地,VDD 是 LCM 的电源正极(+5v),Vin 是 LCD 驱动电压输入端.RS 是片选信号 ,高电平时传输并行指令 ,低电平时传输并
4、行数据.R/W 是读写选择信号,高电平进行读操作,反之为写操作.E 是使能信号,高电平有效.DB 一 7DB 一 0 为 8 位数据总线,接收来自外部的数据.PSB 是并/串接口选择信号,高电平选择并行./RET 是复位键,低电平有效.LED A 和 LEDK 分别是背光源的正极和负极.RT12864M 有 11 条用户指令集和 7 条扩充指令集.利用 FPGA 驱动该 LCM 实现清屏 ,功能设置,模式设置 ,读写字符等操作.由于本设计不涉及到扩充指令集,扩充指令集的指令表就不在此复述.2 删.简介VHDL 是一种全方位的硬件描述语言,具有极强的描述能力,能支持系统行为级,寄存器传输级和逻辑
5、门级三个不同层次的设计,支持结构,数据流,行为三种描述形式的混合描述,覆盖面广,抽象能力强,因此在实际应用中越来越广泛.VHDL 的主要特点有:1)作为硬件描述语言的第一个国际标准,VHDL 具有很强的可移植性.2)具有丰富的模拟仿真语句和库函数,随时可对设计进行仿真模拟,因而能将设计中逻辑上的错误消灭在组装之前,在大系统的设计早期就能查验设计系统功能的可行性.3)设计层次较高,用于较复杂的计算时,能尽早发现存在的问题,从而缩短设计周期.4)Vl,的设计不依赖于特定的器件,方便了工艺的转换.5)支持大规模设计的分解和已有设计的再利用.6)对于用 VHDL 完成的一个确定的设计,可以利用EDA
6、工具进行逻辑综合和优化,并自动地把 VHDL 描述设计转变成门级网表.豇 PJW(SIDi)-鼬 j:控I 嚣k口圈 1L(M 模块电路框图3 总体设计LC=M 控制模块的设计包含两个方面,即是 FPGA 模块设计和 LCM 控制设计,电路连接如图 2 所示.FPGA 设计部分中选用的是 AI,T公司出品的F1 正 X10K10 系列的硎 0K104 芯片,使用的开发软件为 QUARTUSII.该软件是一个集设计输入,编译,仿真和编程为一体的超级集成环境,支持各种 HDL 输人选项,包括 VHDL,VmlogHDL 和 AHDL,并提供丰富的库单元供设计者调用.收稿日期:20o509 一 o9
7、 第一作者赵丽女 27 岁硕士研究生50 山西电子技术 2006 年LCM 接收的数据 DB 一 7DBO 来自于 FP(的 Data-7-Data0 脚.Rs,R/W 和 E 脚分别由的 Data8,CS,EN 脚直接控制,实现对液晶的并行指令/数据选择信号 ,读写选择信号和使能信号的控制.LEDA 由 Backlight 经反相器连接,控制 LCM 的背光.Vout 和 Vin 之间添加了滑变电阻,以便调节液晶屏幕的色度.为了使操作者能方便控制整个系统,设计中还添加了四个按键用来控制背景灯,LCM 复位和写入时间.图 2 电路原理图4FPGA 设计GA 的设计分为设计输入,设计编译,设计验
8、证和器件编程 4 个基本阶段.说明如下:1)根据系统的逻辑功能生成顶层结构图,并分成几个子模块进行下一级设计.2)对每个子模块分别进行编译和波形验证.3)对顶层模块和子模块做整体性波形验证.4)当顶层模块的逻辑功能在波形仿真中满足系统时序要求时,方可进行器件编程.在系统设计中,先创建了顶层结构(TOP),然后在其下建立功能相对独立的 3 个子模块,即分频模块(FRBQlH 一CYDIs10NM10DIHE),液晶控制模块(L(=DC()限 0lMODULE)和传输模块 (I/OMODULE).最后在顶层模块中调用三个子模块,如图 3 所示.子模块设计说明如下:分频模块将引入的时钟信号进行分频.
9、设计中采用了两种分频方法:一种是对引入的高频脉冲计数,当累加到一个定值 X+1 时,将输出位做高低电平切换 ,以形成 1:X(占空比)的脉冲信号;另一种是当脉冲次数累加到一定值时 ,将累加值(-进制)的最高位作为信号输出形成高占空比脉冲.设计中系统输入的高频脉冲(SysClk)为 24MHz,采用第一种分频方法使时钟频率降至 1MHz,作为 VHDL 工作的系统时钟(InnerClk), 应用第二种分频方法得到 lOOms 宽度的时钟脉冲(WorkClk)作为 LCM 的工作节拍.液晶控制模块是整个设计的核心.它在系统时钟和液晶工作时钟(WorkClk)的驱动下工作 .当外部信号 Reset=
10、0时,模块清零并进入空闲状态等待写触发事件(wIite).当Write=0 时,该模块对要求发送的指令和数据进行处理 ,然后传送至传输模块,并返回空闲状态.用于控制 LCM 的R/W 脚:Cs=1,则允许向液晶模块写入数据.外部按键Lighton 和 Lightoff 用来控制 LCD 背光控制信号(Back.Light):当 Lighton=1 时,BackLight 输出 1,背光灯亮;当Lightoff=1 时,BackLight 输出 O,背光灯灭.传输模块负责向 LCM 传送的数据和指令.在内部时钟的驱动下,传输模块通过内部总线(IMtaBus)接收液晶控制模块发送过来的指令和字符串
11、数据后,将这些指令和数据通过 9 位的外部总线(Data) 发送给 LCM,其中第九位(Data8)控制 LCM 的 RS 脚.En 控制 LCM 传输数据:En=1 时,可向液晶模块输入数据;En=0 时,则禁止输入.Reset 为双复位外部信号,Reset=0 时,3 个子模块及LCM 同时复位.这样设计既可使模块内部的信号和局部变量在复位时清零,又可以协调三子模块达到时钟同步,同时使 LCM 清屏,游标地址归位.FREQUENCYDIVISION$ytClltMODULBh一T.E.上 UOM0 眦 E 坠堕卜LishI,rrlnutEaLillhtcT.LCDCoNrR0Ln tabu
12、sM0DUUE,1/WriteC.cU,i 出.圈 3FPGA 设计原理圈5 仿真图形分析应用 QUARTUSII 软件进行编译仿真后结果如下:图 4 是整个系统的时序仿真图.为了满足 LCM 的工作周期要求并考虑到线路传输的时间,设计采用了延迟方式,保证了指令和数据接收的可靠性和稳定性.从图中可知,每两个临近触发信号 En 之间的时间间隔为 100ms,达到了RTI2864M 型液晶系列产品的工作时序要求,可以保证数据的正确接收.图 5 是从 F 中输出数据到液晶显示器的时序仿真图.在脉冲的驱动下,F 模块将数据以 9 位并行方式发送至的触发时序与液晶的工作节拍同步,即 100mso 经检测
13、,波形图中输出的数据与要求发送的数据完全吻合.图 4 系统时序仿真图图 5 传输数据仿真波形图第 1 期赵丽,等:基于 FPGA 的 LCM 控制模块设计 516 结束语本文在 FPGA 的基础上,应用 VHDL 语言编写了汉字液晶点阵显示模块的驱动程序,并在 QUARTUSII 平台上进行了编译和仿真.通过实验,充分展示了腓 A 在 EDA发展领域中的强大功能和无穷魅力.随着电子技术的不断发展,电路设计的复杂程度也在不断地提高.而 F 作为一种新型的可编程逻辑器件,在速度,芯片容量,安全性,灵活性,可靠性,研发周期和成本,抗干扰能力和数字逻辑方面展现出了无可比拟的优势.相信在不久的将来,F
14、将会成为嵌入式系统及其他领域中的主流.参考文献【1JIEEESdardVHDLLaIlguageReferenceManJ.IEEEPress,Beijing,19871999.2候伯亨.VHDL 硬件描述语言与数字逻辑电路设计M.西安 :西安电子科技大学出版社,1999.3徐欣.基于 FPGA 的嵌入式系统设计M.北京:机械工业出版社.2005.4任晓东,文博 .CPLD/FPGA 高级应用开发指南M.北京:电子工业出版社,2003.5胡振华.VHDL 与 FleA 设计M. 北京:中国铁道出版社.2003.6辛眷艳.VHDL 硬件描述语言M. 北京:国防工业出版社.2002.7】刘明业 .
15、计算机硬件描述语言 VHDL 教程M. 北京:清华大学出版社,20o3.TheDesign0fLCMModuleBased0nFPGALiXiaoJunwuLiYuexiangzGongJianfengz(1.Schoo/ofComputerence,HubeiUniversityofTechnolygy,WuhanHubei430068,China:2.SchoolofComputerInformationTechnology,ShanxiUniversity,TaiyuanSkanxi03O006,China)Abstract:TheRT12864MiSdrivenandcontrolle
16、dwi 出FPGAtechnologyinordertorealthemanifestationofChinesecharac.ters.Thedesignisprogrammedwiththehs_rdw/ildescriptionlanguageofVHDL.ThestickingpointishowtocontroltheschedulingofallmodulesinnerHA.Allthefunctionsaledownloadedintoanddebuggedonthea0SchipofEPF10K10.4inFLEX10K10seriesfromAI,1E:RA.Co.Keywo
17、rds:F;LCM;module;I2864M;VHDLlanguage(上接第 36 页)验,对理想条件下的高低,方位射角增加一个随机量,从而比较真实地模拟高炮系统的状态.下面以某型高炮为例说明.假设射弹飞行时间为 t/0 时为最佳发射时机,而当前时刻的射弹飞行时间为,高低与方位射角随机量按下面的规律变化:Itft/0I0.4s 则=13II1ile=l-3mil;Itftf0I0.5625s 则 Aft=46mile=4-6mil;Itftf0I0.725s 则=79Tnile=7 9Tnil;Itftf0I0.8875s 则=1012mile=10 12mil;Itftf0I1.05s
18、则=1315mile=13 15mil;Itftf0I3.35s 则=1618rnile=1618mil;=卢 J9e=ee3 建立弹道方程实时进行命中判断在模拟训练中,我们可以将弹道简化为直线或抛物线模型.设炮弹出口初速为,按抛物线模型建立弹道解算方程如下:Z 弹=VogmcAtgAt/2X 弹=VosesinflAty 弹=v0 s o069其中f 为从按下击发按键起的时间.在模拟训练过程中,当操作手按下击发键后,利用弹道方程,实时解算每一时刻弹丸的位置,并与此时刻飞行目标位置进行比较,若弹丸落入以目标为中心,半径为一给定值的球体内时,即可判定弹丸在此时刻已击中目标.4 结论通过上述分析,
19、我们可以看出,对于模拟训练而言,反向解算未来点是一种脱机解算方法,不需要占用训练过程中计算机的解算时间,编程简单;而正向实时解算未来点则需要花费一定时间,求取未来点坐标和射弹飞行时间,编程较复杂.利用上述两种求取未来点进行射击命中判断的方法,经模拟仿真验证,效果良好.当然对于实际火控系统,高低,方位角的确定并非如此简单,气象条件对弹道的影响仍需做进一步的研究.参考文献1王庆林.模拟控制与信息处理M.北京:北京理工大学出版社,1998.2.2韩力群.人工神经网络理论设计及应用M.北京:化学工业出版社,2002.1.TheHitJudgmentofFireControlSysteminTrainingSimulatationWuLigan(Stata/Owned785Factory,TaiyaunShanoc/030o24,ina)Abstract:Thepaperbringsforwardthemethodaboutintendingpositioncalculatingintrainingsimulator;setsupthetrajectorymodelbyfuzzytheory,“SOaStosolvetheproblemofthehitjud_gment.Keywords:intendingposition;hittarget;trajectory
