收藏 分享(赏)

集成电路设计基础作业题解答(5~7).doc

上传人:weiwoduzun 文档编号:1892713 上传时间:2018-08-29 格式:DOC 页数:8 大小:209.50KB
下载 相关 举报
集成电路设计基础作业题解答(5~7).doc_第1页
第1页 / 共8页
集成电路设计基础作业题解答(5~7).doc_第2页
第2页 / 共8页
集成电路设计基础作业题解答(5~7).doc_第3页
第3页 / 共8页
集成电路设计基础作业题解答(5~7).doc_第4页
第4页 / 共8页
集成电路设计基础作业题解答(5~7).doc_第5页
第5页 / 共8页
点击查看更多>>
资源描述

1、第五次作业4.14、改正图题 4.14 所示 TTL 电路的错误。 如下图所示:解答:(a)、 , A,B 与非输出接基极,Q 的发射极接地。从逻辑上把 Q 管看作单管BAY0禁止门便可得到 。逻辑没有错误!若按照题干中所示接法,当 TTL 与非门输出高电平时,晶体管 Q 的发射结要承受高压,必然产生巨大的电流。为了不出现这种情况,可以在基极加一电阻或者在发射极加一二极管。但发射极加二极管后会抬高输出的低电平电压。所以只能在基极加一大电阻,实现分压作用。另外一种方法是采用题 4.15(a)图中的 A 输入单元结构。(2)设有三个集电极每个都接到一个负载门上,试计算 C1 处的 VOH 和 VO

2、L;解答:晶体管参数默认取值为 ,mVVRNPCESESB 50(6040 本 征 饱 和 压 降 ),RCS 忽略不计。(1) 、C1 接负载门的情况当 A 输入是高电平时输出 C1 是低电平,后级输入管截止,当前级的 NPN 管饱和导通。由于 C1 的负载是同类的反相电路,后级 PNP 管处于临界饱和状态,C1 的低电平 VOL=VCES-NPN(当前 NPN 管的本征饱和压降)I EREV CB-PNP (PNP 管临界饱和下的集电极基极电压) I ERE。所以 VOL=50+12mV当 A 输入是低电平时输出 C1 是高电平,后级输入管饱和导通,当前级的 NPN 管截止。由于 C1 的

3、负载是同类反相电路,后级 PNP 管处于深饱和状态,C1 的高电平 VOH=VBE-NPNI BRB0.7V(2)、三个集电极输出 C1,C2,C3 都接到一个负载门当输入 A 为低电平时,当前 NPN 管截止,C1,C2,C3 各自的 PNP 管电流灌如各自的 NPN管,对逻辑高电平没有影响。V OH(多负载输出)= VOH(单负载输出) 0.7V当输入 A 为高电平时,当前 NPN 管要吸收三个 PNP 管集电极注入的电流,NPN 管,忽略 PNP 管临界饱和与深饱和带来的共基放大倍数的影响。NPN 管正常条件41下集电极承载的最大电流为 40A10A3。V OLV CES-NPN(当前 NPN 管的本征饱和压降)I ERE=50mV+40A600=74mV6.4、A、B、C、D 为四个变量,设计一个 I2L 电路以实现“与或非”的电路功能,即YD电路图略6.5、试设计一个简单的 I2L 电路以完成 3 输入变量 A、B、C 的逻辑功能CAFB21和 ,电路图略6.6、试用 I2L 电路画出 的电路图CDABFCDABF电路图略6.7、给定一个由 6 个 I2L 门组成的网络的版图,如图题 6.7 所示,通过变换这些门的位置去减少高度。假定在每个门的矩形中,集电极对基极距离相等,则图题 6.7 所示的网络的版图高度是 5这次作业电子版的图太难画了,什么时候给大家一个书面版的!

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 企业管理 > 经营企划

本站链接:文库   一言   我酷   合作


客服QQ:2549714901微博号:道客多多官方知乎号:道客多多

经营许可证编号: 粤ICP备2021046453号世界地图

道客多多©版权所有2020-2025营业执照举报