80486-80386系统原理与接口大全( 下)80486系统原理.docx-道客多多

资源描述

1、8 0 4 8 6 / 8 0 3 8 6系统原理与接口大全 ( 下 ) 8 04 86 系统原理艾德才陆明李文彬编著清华大学出版社( 京 ) 新登字 158 号内容提要本书由上、中、下三册组成 , 分别为 80386 系统原理、接口技术、 80486 系统原理。下册介绍 80486 系统 , 对 80486 芯片内组织结构及其系统原理给以详细论述 , 内容包括 : 80486 CP U 、流水线操作原理、片内 Cach

3、I P ) 数据80486/ 80386 系统原理与接口大全 ( 下 ) 80486 系统原理 / 艾德才等编著 . 北京 : 清华大学出版社 , 1996ISBN 7-302-02137-6 . 80 . 80 . 微型计算机 , 80486-系统理论 . T P 36中国版本图书馆 CIP 数据核字 ( 96) 第 04105 号出版者 : 清华大学出版社 ( 北京清华大学校内 , 邮编 100084)责任编辑 : 焦金生印刷者 : 印刷厂发行者 : 新华

4、书店总店北京科技发行所开本 : 78 1092 1/ 16 印张 : 23 字数 : 544 千字版次 : 1996 年 6 月第 1 版 1996 年 6 月第 1 次印刷书号 : ISBN 7-302-02137-6/ T P1008印数 : 00010000定价 : 0.00 元前言90 年代是微型计算机技术空前发展的 10 年。 90 年代是 32 位微型计算机时代。 32 位微型计算机是当今微型机的杰出代表。不论是速度还是性能 , 32

5、位微型计算机系统都超过了 70 年代末期、 80 年代初期中小型计算机的水平。因为 32 位微型机已显露出前辈机所没有的机器视觉、人工智能和声音识别的特征 , 所以它在专家系统、机器人以及控制系统、工程工作站、办公室自动化、事务处理、科学计算和工程计算、人工智能、过程控制、软件开发、 CA D/ CAM 、公共服务、教育和训练等

6、各方面的应用潜力已初见端倪。在本世纪内 , 32 位微型计算机将会占领整个微型机市场。由于 80386、 80486 是当代 32 位微处理机中的杰出代表之一 , 微型计算机的主流产品膝上机的 CPU 将会全部采用 80386、 80486 甚至是 80586。为紧紧盯住 90 年代微型计算机的潮流 , 紧紧盯住国际微型计算机潮流 , 我们不失时机地编写本书 , 奉献给急需了

7、解 80386、 80486 以及微型计算机接口的广大用户和科技人员。本书共分三册。上册描述的是 80386 系统原理。围绕 80386 系统原理 , 主要介绍了80386CPU 、存储管理方式、数值协同处理器 80387、高性能的 DM A 控制器 82380、高速缓冲存储器 Cach e 及其控制器 82385、图形协同处理器 82786 等外围芯片的体系结构和工作原理等。同时也列专

8、题讨论了与其系列机兼容的有关问题。中册描述的是与我们用户密切相关的微处理机外围设备及其接口。其中包括我们用户须臾离不开的键盘、显示器、打印机、磁盘等看得见摸得着的外围设备。同时也对支持显示器工作的 M DA 、 CGA 、 M CGA 、 E GA 、 VGA 、 8514/ A 等适配器以及各种视频服务器原理和功能给以剖析解释。对 80386、 8048

9、6 常采用的 M ultibus 、 M ultibus 总线以及 I BM 的最新专利技术微通道都作了详尽剖析。与高级语言接口、与 DOS 接口等也给以适当说明。下册介绍 80486 系统。 80486 是由提高了效率的 80386 微处理机、增强了性能的 80387 数值协同处理器、一个完整的 Cache 及其控制器组合而成的。根据其特征 , 下册着意对 80486 芯片内组织结构及其

10、原理给以论述 , 像对 80486CP U 、流水线操作原理、支持部件、浮点部件等给以独到论述。对 80486 特有的片内 Cach e、二级 Cache 都给以详尽论述 , 对 80486 的存储管理、总线、自测试、多任务处理、初始化处理、保护机制、输入 / 输出、中断等方面也进行了有针对性的详细剖析。本书力求全面、具体、丰富实用 , 力求成为一本有关 80386

11、、 80486 及其接口的微型计算机系统大全和工具书。在编写过程中 , 得到王俊珍、刘文萃、刘文瑜、张兰月、朱淑文、刘晓月、陈毓弘、苗君秋、胡琳、周士松、孙丙国、刘秀云、程家莲、艾菲等同志的帮助 , 在此深表谢意。由于编者水平所限 , 时间仓促 , 新技术新词汇难于仔细推敲 , 书中不足和谬误在所难免 , 敬请计算机界老前辈、同仁和

12、读者不吝指正。编者1995 年 10 月于天津大学目录第 31 章 80486 CPU 131.1 概论 131.2 CI SC 与 R ISC 631.3 寄存器 831.4 寻址方式 3131.5 数据类型 3731.6 80486 CPU 结构 4131.7 高速加法器 5431.8 时钟发生器 5531.9 新指令 58第 32 章流水线操作 6032.1 成组传送 6132.2 流水线和性能 6232.3 流水线操作 6432.4 增强型浮点部件 7232.5 并行操

13、作 7232.6 并行操作举例 73第 33 章存储管理 7533.1 综述 7533.2 分段存储管理 7933.3 段的转换 8233.4 分页存储管理 9233.5 页转换 9533.6 段与页转换组合 10033.7 虚拟存储管理 10233.8 虚拟存储数据结构信息 10333.9 页故障处理 10533.10 L FU 页替换 10533.11 NU R 页替换 10633.12 页交换文件 107第 34 章片内 Ca che 108 34.1 Cache 存

14、储器 10834.2 Cache 配置方案 11134.3 Cache 结构 11934.4 Cache 行 12334.5 写方案 12634.6 成组方式 13134.7 Cache 参数 13334.8 Cache 性能 13434.9 Cache 带宽 13534.10 Cache 监视和协调 13734.11 Cache 支持功能 13834.12 Cache 连贯性 13934.13 片内 Cache 操作 14034.14 Cache 页级管理 14236.1 数值寄存器 16936.2 计算基础 17636.3

15、浮点指令 182第 35 章二级 Ca che 14435.1 概论 14435.2 总线定时 14635.3 写周期定时 14935.4 二级 Cache 规格 15035.5 二级 Cache 行 15235.6 总线监视 15335.7 二级 Cache 结构 15435.8 二级 Cache 接口 158第 36 章浮点部件 169第 37 章总线 19037.1 总线概念 19037.2 接口技术 19637.3 总线接口信号 215第 38 章保护 23038.1 段级保护 23038.2

16、段描述符及保护 23138.3 数据访问限制 23538.4 控制转移 23638.5 门描述符 23838.6 操作系统指令 244 38.7 指针指令 24438.8 页级保护 247第 39 章多任务处理 25039.1 任务状态段 25139.2 任务状态段描述符 25339.3 任务寄存器 25339.4 任务门描述符 25539.5 任务转换 25639.6 任务连接 25839.7 任务地址空间 260第 40 章输入 / 输出与中断 263

17、40.1 输入 / 输出寻址 26340.2 输入 / 输出指令 26540.3 保护与输入 / 输出 26740.4 异常和中断 26940.5 异常和中断向量 27140.6 允许及禁止中断 27340.7 中断描述符表 27540.8 中断任务和中断过程 27740.9 错误代码 28140.10 异常条件 28140.11 异常和错误小结 291第 41 章初始化处理 29441.1 复位后处理机的状态 29441.2 80486SX/ 80487SX

18、的初始化处理 29641.3 实方式下的软件初始化处理 29741.4 向保护方式的转换 29841.5 保护方式下的软件初始化处理 29941.6 转换旁视缓冲存储器的测试 30041.7 高速缓冲存储器的测试 304第 42 章调试和测试 30942.1 调试支援 30942.2 调试寄存器 31042.3 调试异常 31342.4 系统测试 31642.5 自测试 317第 43 章指令系统 31943.1 数据传送指令

19、319 43.2 二进制算术运算指令 32343.3 十进制算术运算指令 32743.4 逻辑指令 32843.5 控制转移指令 33543.6 串操作 33943.7 结构化语言指令 34143.8 标志控制指令 34543.9 数字指令 34743.10 段寄存器指令 34743.11 杂项指令 349附录 80486 指令表 352参考文献 359 1第 3 1 章 8 0 4 8 6 C P UI ntel 公司于 1989 年 4 月推出了 80486 芯片。同

20、年 I BM 就生产出以 80486 芯片为基础的 I BM PS/ 2 机器。I ntel 80486 微处理机是由主处理机部件、数值协同处理器部件、一个拥有 8K 字节的高速缓冲存储器部件 Cache 构成的。在 80386 微处理机上 , 这 3 个部件是各自独立的芯片。在 80486 中 , Int el 采用了先进的集成电路工艺 , 把这 3 个部件集中到一块芯片上。80486 借用 80386 指令

21、流水线、 R I SC 的设计思想 , 继续保持与早期的 80x 86 软件的兼容。 80486 芯片内含有 120 万只晶体管 , 比 80386 的 4 倍还多。 80486 用静态 RA M 作为指令数据共用的 Cache。它的目的是当处理机忙于对指令和数据重复检索时 , 减少必须耗用的等待状态的数量。当 CP U 需要指令和数据时 , 它首先在片内 Cach e 中检索。静态R A M 的 Cach

22、e 能在 25ns 内给以响应 , 这比动态 R AM 需 70- 100ns 响应时间快许多。 80486 还采用了成组传送方式 , 能在一个时钟周期内传送 32 位数据。这种成组传送速度为 80386 的 2 倍。I ntel 把浮点部件 F PU 也集中到 80486 芯片上。这个方案的性能比把 80386 芯片与独立的 80387 数值协同处理器芯片装配起来好得多。这是由于改进了部件之间的接

23、口 , 缩短了处理机各部件间的距离所致。这样 , 80486 能在芯片内实现全部浮点运算。这种方案不仅维持了与 80387 的软件兼容 , 而且还使 80486 的计算能力远远超过 Weitek3167 数值协同处理器。第一篇曾提到 , 80386 采用的是 CM OS Int el 1. 5 m 生产工艺 , CPU 芯片内集成了大约 27 万只晶体管。而新研制的 80486CPU , 采用的是 CMO S 1

24、 m 生产工艺 , CPU 内的晶体管数量是 80386 的 4 倍还多。在这个芯片内还有一个由密集的静态 R AM 存储单元组成的片内高速缓冲存储器 , 为改善性能打下了良好的基础。31.1 概论80486 微处理机芯片内拥有一个整数处理部件、一个浮点处理部件、存储管理部件和高速缓冲存储器 Cache。之所以要把这些各自独立的部件集成到一个芯片之内 ,

25、其用意十分明显 , 就是为了使芯片内各部件之间的信号传送是以超大规模集成电路的运行速度传送 , 当然要比用印刷线路板的运行速度快出许多。此举不仅增加了集成度 , 减少了插件板空间 , 而且还降低了成本 , 简化了设计。根据所采用的时钟速度以及使用的环境领域不同 , 80486 微处理机的整体性能要比80386 高出 24 倍不等。 80486 也继承

26、了 80386 的一些优点 , 其内也配备了一个分段存储2管理和分页存储管理的保护式的存储管理机制。由于在 80486 芯片内实施了指令流水线操作技术 , 因而有效地减少了指令处理时间。 80486 的片内快速的存储管理机制和配备的片内 Cache, 有效地满足了系统性能对存储器响应时间的需求。80486 装备的总线比 80386 使用的总线的运行速度要快。

27、虽然二者所采用的总线都是 32 位宽。但是 , 由于 80486 微处理机引进了一系列诸如单倍频时钟 ( s ingle-f requency clock ) 、支持奇偶校验、成组传送时钟周期、允许高速缓冲周期、无效 Cache 周期以及 8 位的数据总线等项技术 , 80486 微处理机的总线操作速度比 80386 要快也在情理之中。 80486 微处理机采用单倍频时钟有两大好处。

28、首先 , 简化了系统设计。第二 , 去掉了 80386微处理机使用的 2 倍频时钟。这样就减少了 80486 微处理机在高速运行时的射频传播和简化了时钟的生成。在进行读传送操作时 , 80486 微处理机可以使用成组传送周期 , 而且读传送操作经常需用多个总线周期。成组传送周期是以每个时钟周期传送 32 位的速度连续不断地进行传送。相比较而言 ,

29、80386 微处理机在进行数据传送时 , 每传送一次至少也需要两个时钟周期时间。在成组传送期间 , 外部 Cach e、交叉存取存储体或者使用静态寻址的 DRA M 都可以达到零等待状态的性能。在 80486 微处理机内 , 指令执行所需的时钟个数也比 80386 少。由于 80486 微处理机采用了指令流水线技术 , 它可以连续不断地依每条指令占用一个时钟的执

30、行速率高速执行。而且 80486 微处理机的内部 Cache 也支持每个时钟周期执行一条指令的执行速率。为了更加有效地支持实时多项任务处理和多用户系统中的任务切换 , 80486 微处理机与 80386 一样 , 也允许单条指令的执行或进行一次中断 , 以便能成功地完成一次任务转换。借助于片内自测试功能 , 还可以对 80486 的部件进行测试。内部自测

31、试对内部寄存器来说是行之有效的方法。借助于内部自测试功能 , 也可用汇编语言对 Cache 及转换旁视缓冲存储器进行测试。1. 80486 基本特征80486 微处理机提供了如下 14 个显著的特征。兼容性80486 微处理机实现与 8086、 8088、 80286、 80386、 80386SX 等系列机在二进制代码下的全兼容。全 32 位整数处理机80486 微处理机使用 32 位宽的

32、算术逻辑运算部件 AL U 和 8 个通用 32 位寄存器 , 既可以执行 8 位的、 16 位的算术运算和逻辑运算操作 , 也可以执行 32 位的算术运算和逻辑运算操作。各自独立的 32 位地址通道和数据通道可以直接对 4 千兆字节的物理存储器直接进行寻址操作。单周期执行有许多种 80486 微处理机的指令 , 在一个时钟周期时间内就能完成。片内浮点部件3804

33、86 微处理机芯片内集成进了一个浮点部件 , 它对 I E E E 标准所规定的 32 位的、 64位的以及 80 位的数据格式给以全面支持。 80486 微处理机芯片内的这个浮点部件与它的前辈机 8087、 80287、 80387 等数值协同处理器在二进制情况下完全兼容。片内存储管理部件80486 微处理机芯片内配备有一个存储管理部件 M M U , 用来对存储器地址实施

34、管理和对存储器空间给以保护 , 以维护存储系统的完整性。像 U NI X 和 OS/ 2 操作系统中常要用到的多项任务处理和虚拟存储环境等就要用到片内存储管理部件。而且 80486 微处理机芯片内的存储管理部件对存储器的分段管理和分页管理都提供全方位的支持。片内高速缓冲存储器 Cache80486 微处理机芯片内装配有一个 8K 字节的片内 Cache。

35、对 Cache 的访问像对微处理机内的寄存器进行读取操作那样迅速。总线的动作一直被跟踪 , 以便对 Cache 内经常被替换的内容给以检测和跟踪。根据需要既可以将片内 Cach e 内容作废 , 也可以给以刷新处理 , 以使外部 Cache 控制器在多处理机环境内维持与片内 Cache 的一致性。外部 Cache 控制80486 微处理机对外部 Cache 提供写回 ( wr it

36、 e-back ) 和刷新控制 , 以使微处理机在多微处理机环境内维持 Cache 的一致性。指令流水线在 80486 微处理机内 , 取指令、分析指令 ( 对指令进行译码 ) 、执行指令以及对指令地址的转换等操作都是重叠进行的。这种指令流水线操作方式对绝大多数指令来说 , 可以做到每个时钟周期内执行完一条指令的执行速率。0 成组周期80486 微处理机采

37、用这种成组传送周期 , 可以作到在每一个时钟周期内都可以从存储器读出一个新的双字。使用这种成组传送周期 , 80486 微处理机能非常迅速地将片内Cache 和指令预取部件填满。？写缓冲 ( wr it e buf fer s )80486 微处理机在经历了一次写操作之后 , 仍可以连续地执行操作 , 根本就不需要等待微处理机总线上的写操作。？总线补偿 ( bus

38、b ackoff)在 80486 微处理机总线周期期间 , 若又有一个总线主控设备需要对总线实施控制 , 这时 80486 微处理机就会将它的总线信号悬浮起来。而当总线再次变成有效时 , 再重新启动它的总线周期。？指令的再启动在由于试图去访问存储器不成功而产生的一次异常事故之后 , 程序可以紧接着继续其执行。 80486 微处理机的这一特征对于要求分页

39、的虚拟存储器来说十分重要。？动态 ( 大小规模 ) 总线外部控制器能动态地变更数据总线的有效宽度。总线宽度可以是 8 位的、 16 位的 , 也可以是 32 位的。42. 操作方式80486 微处理机可以作到与 8086、 80286、 80386 系列机在目标代码级上完全兼容。也就是说 , 为 8086、 80286、 80386 微处理机编写的软件不用修改即可在 80486 微处理机上运行

40、。 80486 微处理机与 80386 微处理机相似之处是 , 80486 也有两种操作方式 , 一为实方式 , 二为保护方式。实方式当 80486 微处理机复位时 , 或者在加电时总是被初始化成实方式。这种操作方式与8086 微处理机一样拥有同样的基本结构 , 只不过是在这种操作方式下 , 80486 可以访问32 位的寄存器。在这种操作方式下 , 其寻址机构最大寻址范围

41、为 1 兆字节 , 其中断处理又与 80286 的实方式下的中断处理一样。在这种操作方式下 , 几乎所有的 80486 微处理机的指令都可以使用。但有一点不同的是 , 它的缺省操作数的大小是 16 位的。为了能在这种操作方式下也可以使用 32 位的寄存器和寻址方式 , 就必须加上指令前缀。 80486 之所以要采用实方式这种操作方式 , 是因为它还需要建立

42、并使用保护方式这种操作方式。保护方式保护方式也被称之为保护的虚拟地址方式。当各种应用程序在 80486 的保护方式下运行时 , 80486 微处理机的各种能力都可以淋漓尽致地表现出来。在保护方式下 , 除了可以实施分段保护之外 , 还可以任意选用分页保护。 80486 微处理机的线性地址空间为 4 千兆字节 , 而虚拟的存储空间可达 64 兆兆字节

43、。目前所有的为 8086、 80286、 80386 编写的软件都可以在 80486 微处理机的保护机制下运行。在保护方式下 , 其寻址机制比起在实方式下的寻址机制来则更加完美 , 其技术也更加先进。说到底 , 虚拟 8086 方式只不过是 80486 微处理机保护方式下的一种子方式 , 它的最突出的特点是 , 8086 程序可以使用 80486 微处理机保护方式下的分段和分页

44、保护机制运行。所以 , 这种操作方式比起在实方式下运行的 8086 程序来说其灵活性表现得更加充分。使用这种操作方式 , 80486 微处理机可以在所使用的 80486 的操作系统之下 , 既可以同时执行 8086 的操作系统和应用程序 , 也可以同时执行 80286 的应用程序和 80486 的应用程序。3. 存储管理80486 微处理机是一种全 32 位体系结构的微处理机

45、, 其内不仅配备有一个片内存储管理部件、一个数值协同处理器部件 , 而且还配备了一个规模为 8K 字节的高速缓冲存储器 Cache。 80486 不仅拥有 80386 的全部 32 位微处理机的特征 , 更重要的是它的性能在80386 的基础上得以全面地大幅度地提高。比如 , 80486 为了更好地适应新的使用环境、新的应用软件 , 它又在 80386 指令系统的基础上新

46、增加 6 条指令。 80486 的片内存储管理部件 M M U 与 80386 的存储管理部件完全兼容。更令人兴奋的是 80486 芯片内还集成进去一个经改进后性能增强了的 80387 数值协同处理器。从应用角度上来说 , 凡是为 80386 微处理机、 80387 数值协同处理器 , 甚至为 8086/ 8087 系列机编写的应用软件 , 不用修改就可以直接在 80486 微处理机上使用。5由

47、于 80486 微处理机芯片内配备有片内高速缓冲存储器 Cache, 80486 在运行时 , 就可以频繁地使用存放在 Cache 内的数据和指令 , 减少了访问主存储器的次数 , 这样也就减少了访问外部总线的次数 , 从而有效地提高了 80486 的运行速度。在 80486 体系结构的设计上采用了精简指令系统计算机 R ISC 的设计思想和技术 , 这样就有效地减少了指

48、令周期时间。由于总线采用的是成组传送的方式 , 所以能够非常迅速地填充满 Cache。80486 微处理机配备的存储管理部件 M M U 是由分段部件和分页部件组成的。通过分段部件可对逻辑地址空间进行分段管理 , 这样就可以对使用的数据和指令的地址给以再分配处理 , 此项措施就可以作到数据和指令共享全部 80486 微处理机资源的目的。分页部

49、件是在分段部件之后的又一存储管理机构 , 它是在分段操作之后 , 再对存储器段进行分页处理 , 而对分段部件操作又是透明的一种存储管理过程。分页操作并非是强制性的 , 而是供任选的 , 系统软件根据需要可以进行分页处理 , 也可以不进行分页处理。每一个存储器段又可以进一步分成少至一个多至若干个大小规格为 4K 字节的段。为了在 80486 上能实施虚拟存储管理 , 80486 微处理机对所

展开阅读全文