1、 询问工程师-关于 DDS一、什么是DDS？Direct digital synthesis（DDS）是一种产生模拟波形的方法。通常是通过数字形式的时间转换信号再执行数模转换产生正弦波。因 为DDS 设备上运行是基于数字，所以能够在输出频率、正弦波频率分解和运行于 宽频率频谱之间相互转换。由于设计优势和处理技术，如今的DDS设备 十分简洁 而且低功耗。 二、为什么要使用 DDS？有没有其它简便方法产生频率？精确产生和控制各种频率的波形和轮廓的能力变成关键必需条件是很多工业方面的共识。下面是一些设计的重要考虑因素：是否提供优秀性能可用于通讯方面的、方便的低相噪，可变频率的波形、用于工业方面的简单
2、产生频率、生物测试设备应用，方便的工具机械等等。许多频率产生的可能方案对工程师开放，范围从基于 PLL 技术的高频合成到动态可编程DAC 输出产生低频时任意波形。但是 DDS 技术能解决通讯和工业方面频率产生应用，因为单片集成 IC 设备能产生可编程模拟输出的高性能和精度波形。它在这两个方面很快获得了接受。况且，在处理技术和设计方面连续的改进导致了价格和功耗级别达到了以前无法想象的地步，比如：AD9833，一个基于 DDS 的可编程波形产生，在 25MHz 时钟和 5.5V下工作的最大功耗才为 30mW。三、用 DDS 的最大好处是什么？像 AD9833 的 DDS 是可编程的通过高速串口外围
3、接口（SPI） ，只需要一个外部时钟去产生简单正弦波就可工作。DDS 设备现在能够在基于 1GHz 的时钟下产生低于 1Hz 到400MHz 的波形，它低功耗，廉价，小封装，联合内部的优良性能和对输出波形数字可编程能力，使 DDS 设备比起由分立元件组成的低灵活性的方案来说是极其有吸引力的解决方案。四、典型的 DDS 设备能产生什么种类的波形？DDS 设备不仅仅局限于纯粹的正弦波输出，比如：AD9833 可输出正弦波，方波和三角波。五、DDS 设备如何产生正弦波？下图是一个 DDS 设备内部电路的细目分类：它主要由一个相位积聚者，一个相位振幅转换方法和一个 DAC。一个 DDS 产生一特定频率
4、的正弦波，频率取决于两个可变参数：参考时钟频率和写进频率寄存器的可编程二进制数（调谐命令） 。写进频率寄存器的二进制数提供主要输入到相位积蓄者，如果正弦波查询表用了，相位积蓄者为查询表估算相位地址，输出振幅的数字值-对就于正弦波的相位-送到DAC，依次转换模拟电压或者电流的相信值的数值，去产生可变频率正弦波， （相位增量由二进制数决定）一个连续值在各自的时钟周期被加到相位积蓄者。如果相位增量大，相位积蓄者将通过正弦查询表加快所以产生高频率正弦波。如果相位增量小，相位积蓄将经过更多步骤，因此产生较慢的波形。六、你对完全的 DDS 如何定义？一个 DAC 转换和一个 DDS 集成到一块芯片上就是我
5、们通常所了解到的完全的 DDS。七、让我们再谈谈相位积蓄者，它是如何工作的？连续正弦信号有一个反复的范围在 0 到 2 的角度相位。但在数字执行时没有什么不同，计数器执行功能时允许相位积蓄者在 DDS 执行时作为车轮一样逐步采用。为了明白这一基本功能，我们 想象正弦波作为一个矢量旋 转式喷头绕羊相位圆振动。每个相位轮上的指定点对应于正弦波周期上的等价点。因为 矢量围绕轮转动，想象正弦波的角度产生对应的正弦波输出。一次矢量以恒定速度 围绕相位圈旋 转，就 产生了一个完整周期的正弦波输出。相位积蓄者提供相等空 间的有效值伴随矢量 绕相位圈的线性旋转。相位 积蓄者里面的内容就对应于输出正弦波周期上的
6、点。相位积蓄者实际是以计数器为模的，当每次接收到 时钟脉冲 时它就增加它的存储值。它的增加值由二进制代码输入命令（M）决定。 这个命令使相位增加范 围在参考时钟之间；它有效地设置在相位圈上跳跃多少点。跳 跃尺码越大，相位 积 蓄者溢出和完成相等正弦波周期就越快，轮上包含的不连续相点的数目由 积蓄者（n）决议决定的，它决定DDS 的调谐决议，因为n=28-相位积蓄者的位，若M 值为0000.0001，那么相位 积 蓄者会在2*参考时针周期（增量）后溢出。若M的值变为0111.1111 ，相位 积蓄者将只在两个参考 时钟周期后便溢出，（最小需求由Nyquist（翻译不出来）。这种关系在DDS体系结
7、构的基本 调谐平衡中可以找到。Fout=M*fc/2n注：Fout为DDS输出频率M为二进制调谐命令Fc为内部参考时钟命令N为相位积蓄者的长度（按位）改变 M 的值会直接导致输了频率相位的直接改变，由于锁相环的存在，没有带来任何循环处理滞后时间。由于输出频率增加，所以每个周期的采样数目将减少。正弦抽样法理论规定：为了重新建立输出波形，每个周期到少要两个采样，DDS 最大的基本输出频率是fc/2。但是，是实际应用的时候，输出频率多多少少有一些限制，比理论值要少一些，可以改进重建波形的质量，输出滤波。当产生恒定的频率时，相位积蓄者的输出是线性增加的，所以模拟波形的产生是一个固有的斜坡。八、那么它的
8、线性输出又是如何转化为正弦波输出的呢？一个相位转振幅的查找表用于转换相位积蓄者的即时输出值（AD9833 是 28 位） ，它切断不需要的无效位，进入在 D/A 转换器（10 位）中的波形振幅信息。DDS 应用正弦波对称的性质，它从相位积蓄者中的四分之一的正弦波波形中逻辑映射出一个完整的波形，相位转振幅查找表通过读和转寄产生保持的数据再通过查找表返回。如图：九、DDS 最受欢迎是用在哪些方面？基于 DDS 波形产生的应用现阶段主要在两个方面：1、设计通讯系统需要灵活的和极好的相噪，极低的失真性能的频率源，它通常选用 DDS 结合它的光谱性能和频率调谐方案，这种应用包括用DDS于调制方面，作为P
9、LL参考去加强整个频率的可调制度，作为本机振荡器（LO），或者射频率的直接传送。作为选择 地， 许多工业和医学应用DDS作为可编程波形发生器。因 为DDS是数字可编程，它的相位和频率在不改 变外围成分的情况下能很容易地改 变，而 传统的基于模拟编程产生波形的情况下要改变外围成分。DDS 允许频率的实时调整去定位参考频率或者补偿温度漂移。这种应用包括应用DDS在可调整频率源去测量阻抗（比如：基于阻抗的传感器），去产生脉冲波形已调制信号用于微型刺激，或者去检查LAN中的稀薄化和电缆。你认为DDS 用于 现实中的设备和系统中有什么关键的优势？如今在价格方面有竟争力的，高性能，功能集成的DDS 芯片在
10、通讯系统和传感应用方面已经变得非常常见了。它吸引工程师的优势 主要包括：*数字控制微调频率调谐和轻微程度相位调制能力。*极快速度调谐输出频率（相位）；在没有上冲或者下冲的请况下，且没有延时的情况下可以进行连续频率调谐。*DDS的数字体系结构取消了像传统模拟合成方案那样的手动调谐和温度补偿方面的不方便，DDS的数字控制结构外围便系统 的远程控制更为方便，在处理器控制下达到最优化。十、我如何用DDS 设备用于PSK编码？二进制频率转换键控（通常简化为FSK）是数据编码的最简单形式之一。数据由转换连续载波频率去一个或者两个离散的频率（所以二进制），一个 频率f1（也许是 较高的那个）指定为标志频率（
11、二进制的位1），而另一个频率f0，作为space frequency（二进制的位0）， 图六举出了脉冲间隔数据和转换信号之间的关系。用DDS实现编码方案很容易实现。 DDS的频率调谐命令，设置适当的值当它们发生在模式0和1即将传送时去产生fo和f1，体现在输 出频率上。在 传送之前用户可以 编程两个必需的调谐命令到设备，当用AD9834时，两个频率寄存器去产生方便的FSK代码是可行的。IC上一个专门的引脚（FSELECT ）接收调制信号选择适当的调谐命令（或者频率寄存器）。 图七展示了 简单的FSK编码的执行：十一、那么PSK译码呢？周相移动键控（PSK）是另一数据编码的简单形式。在PSK中，
12、载波的频率恒定，而 发送信号的相位改变去传达信息。完成PSK 的方案中，最 简单易知的是BPSK，即只用两个信号相位：0度和180度。 BPSK编码0周相移动作为逻辑1输入，而编码180 周相移动作为逻辑0输入。每一位的状态由前述位的状态决定。当波形相位不变时，信号状态也保持不 变（高或者低）。当波形的相位翻转（改变180度），信号状态就会改变（低变高或者高变低）。PSK编码 很容易用DDS芯片实现， 许多设备含有独立的能够取相位值的输入寄存器（相位寄存器）。这个值在不改变载波频率的情况下加到载波相位，改 变这个寄存器中的的内容去 调节载波相位，因此产生了PSK 信号 输出。因为应用需要高速调
13、制，AD9834 用一个专门 的toggling输出脚（PSELECT ）去选择预载寄存器，如果需要它在寄存器和载波调制之间交替着。许多复杂形式的PSK需要四个或者八个波动相位。 这就说明了二进制数比起BPSK调制来说，在每个相位中传递得更快了。四相位 调制（QPSK）中，可能相位角是：0度，+90度，-90度和180度；每个相位转换能够展现两个信号元素。 AD9830, AD9831, AD9832和 AD9835提供了四相位寄存器供给复杂相位调制方案，它由连续更新寄存器中不同相位偏差来 实现。十二、多片DDS 芯片能不能 够同步？也就是说I-Q能力？当两片DDS 设备设备 运行在相同的主时
14、钟时， 输出的两个信号的相位关系能够直接控制是可能的。在例8中，两片AD9834用同一个参考 时钟，同一个复位脚去更新两片IC。在这种情况下，可以实现I-Q调制。当上电后进行转换任何数据的时候DDS必须进行复位。这使DDS输出的波形相位已知，这为多片DDS设备 同步以共同参考点的形式提供。当新的数据同 时送到多片DDS单元，能够保持一个连贯的相位关系，它们的相对相位编移量能 够通过相位编移寄存器预先转 移。 The AD9833 and AD9834有12位的相位分辨能力，它能够有效地分辨到 0.1度。 DDS的同步应用更 详细资料见应用笔记AN-605 。十三、一个基于DDS 的系统最关键的
15、性能规格是什么？相位噪声，颤动，纯动态范围(SFDR)相位噪声是振荡器的短期频率不稳定度的测量标准（dBc/Hz）。它测量由改变两个或者多个从振荡器的工作频率的转换而引起的单边带噪声来衡量的（用1Hz宽带来测量振荡器工作频率下低于振幅的分贝值。）。这 种测量在模拟通 讯领域有着特殊的应用。十四、DDS设备有良好的相位噪声吗？噪声是一种取决于很多因素的样品系统。在DDS 系统中在基本信号中参考时钟的颤抖可以看作是相位噪声；相位切断可能包括系统内的错误，取决于 选择的代 码字。因 为比率能够由删去了的二进制代码值很精确地表现，这没有任何截断 误差。因 为比率需要比 现存更多的位，由于光谱结构它产生
16、了相位噪声截断误差。它的数量和公布取决于 选择的代码字。系统中的DAC 也提供了噪声。DAC的量子化和线性误差导致了噪声和失真。 图九显示了典型DDS 系统-AD9834中的相位噪声带。十四、什么是颤动？颤动是数字信号从它们长期平均位置来说的动态位移，用 单位rms 来测量。一个良好的振 荡器在刚好的时机有它的上升沿和下降沿而不会改变。这当然是不可能的，因为即使最好的振荡器在构建的时候了包含了噪声源和非理想性。一个高质量、低噪声的晶体振荡器每周期振动可达到35皮秒（ps），累积断百万个时钟边沿。振荡器的振动是由于热噪引起的，振 荡不稳定性或者电气，通 过电 源轨或者地和输出联接的外部干扰。其它
17、影响包括外部电气或者外磁 铁，比如：附近的 发射机的射 频干扰，它能够产生颤动影响振荡器的输出。即使一个简单的放大器，转换器，或者缓冲器也将给信号带来颤动。DDS设备输 出将 带上一定程度的颤动。因 为每个时钟将已经有内在的颤动，选择低颤动的时钟是必须的，降低高频时钟的频率也是减小 颤动的一个方法。降低 频 率后，相同数量的颤动发生在更长的周期内，降低了百分率。一般而言，减少必要的颤动源和消除引 进额外源，一个必要用 稳 定的参考时钟，避免用低速的信号和电路，用最高速可行的频率去允 许增加的取样。十五、纯动态范围In general, to reduce essential sources o
18、f jitter and avoid introducing additional sources, one should use a stable reference clock, avoid using signals and circuits that slew slowly, and use the highest feasible reference frequency to allow increased oversampling. Spurious-Free Dynamic Range (SFDR) refers to the ratio (measured in decibel
19、s) between the highest level of the fundamental signal and the highest level of any spurious, signalincluding aliases and harmonically related frequency componentsin the spectrum. For the very best SFDR, it is essential to begin with a high-quality oscillator. SFDR is an important specification in a
20、n application where the frequency spectrum is being shared with other communication channels and applications. If a transmitters output sends spurious signals into other frequency bands, they can corrupt, or interrupt neighboring signals. Typical output plots taken from an AD9834 (10-bit DDS) with a
21、 50-MHz master clock are shown in Figure 10. In (a), the output frequency is exactly 1/3 of the master clock frequency (MCLK). Because of the judicious choice of frequencies, there are no harmonic frequencies in the 25-MHz window, aliases are minimized, and the spurious behavior appears excellent, w
22、ith all spurs at least 80 dB below the signal (SFDR = 80 dB). The lower frequency setting in (b) has more points to shape the waveform (but not enough for a really clean waveform), and gives a more realistic picture; the largest spur, at the second-harmonic frequency, is about 50 dB below the signal (SFDR = 50 dB).
