1、 IRPLCFL5E _ 1IR2520D设计参考(IRPLCFL5E) 用于CFL镇流器的控制集成电路 1 总述 IRPLCFL5E设计参考针对的是220Vac交流输入的26W紧凑型荧光灯。该电路具有灯的所有必须功能，如预热、触发和运行，也包含了EMI滤波器和整流级，此电路以IR公司CFL镇流器控制IC IR2520D为基础。IR2520D的功能如下：预热时间可调，可调运行频率以设置灯功率，可以避免灯闪烁的高起始频率的软启动，灯丝开路和触发失败时故障保护，低线电压输入保护及电压升高后自动重启动。IR2520D 是一个低成本方案，特别适合于CFL应用。IR2520D 仅有8个管脚，对于一个完全
2、的应用方案其元器件数量可减少为19个。 2 特点 运行频率可调 预热时间可调 灯丝开路和无灯保护 触发失败和无效灯保护 输入交流线电压过低保护 3 电气特点 输入功率：24W（220Vac输入） 输入电流：168mA（220Vac输入） 起始频率：100KHz 平均运行频率：40KHz 启动电压：120Vac 关断电压：70Vac IRPLCFL5E _ 24 IR2520D镇流器控制IC IR2520D 解决方案适合驱动CFL和TL灯以CFL或matchbox（小尺寸的镇流器）方式。它集成了灯所需的预热、触发和运行功能，还带有故障保护、输入线电压过低保护和600V半桥驱动器，它仅有8个管脚因
3、此适合标准的SO8或者DIP8封装。IR2520D的设计克服了分离式自振荡方案的缺点，而且保持低成本。在CFL市场上，由于低成本的缘故，自振荡双极晶体管方案仍旧比镇流器控制IC加场效应管方案流行。双极晶体管方案本身非常简单但有以下缺点：DIAC或者启动时需要附加电路，需要附加恢复二极管，工作频率由双极晶体管的存储时间和饱和状态所决定（不易设计，对产品的误差依赖性极大很难设置合适的频率）。预热时采用的PTC使灯丝处于“总是加热”的不可靠状态，在应用中经常会失效，灯没有触发或无灯丝开路时无保护，在触发期间频率不是平滑下降，工作在容性模式，灯电流的波峰比很高。这些能够导致对元器件造成很大的冲击和负载
4、波动拟或使镇流器输出级元器件损坏，缩短了灯的寿命。 IR2520D具有自适应零电压最小电流开关（ZVMCS，适应性运行频率转换为零电压开关），内置波峰比和非零电压开关（ZVS）保护，同时也集成了自举二极管。这个IC的核心是一个具有外部编程最小频率功能的压控振荡器（VCO）和05V模拟电压输入。IR2520D的一个最大优点是利用VS脚（半桥电压）作过流保护和检测非ZVS状态（IR2520D利用低端FET导通时的Rdson作为电流传感电阻检测高压母线电压。一个内置的600V FET 把VS脚和VS感应电路相连接，在LO脚为高电平期间可以使VS脚被精确地测量，在一个开关周期的其它部分，当高端FET开
5、通，VS脚处在DC母线电位时能够承受DC母线的高压）。这样能够节省经常用来检测过电流的高精度电阻。关于IR2520D更进一步的信息请参考IR2520D的数据表和浏览此IC的说明图表。作为IR2520D特点的结果，电路利用IR2520D成为一个完全CFL方案比自振荡方案具有较好的可靠性和较长的灯寿命，也具有灯失效和低输入线电压保护，同时也降低了元器件数量，减小了镇流器尺寸。 5 电路描述 原理图如图5.1所示。带有元件值的BOM表见表5.2。 图5.1 电路图 IRPLCFL5E _ 3镇流器的组成为一个保险、EMI滤波器、输入整流器、母线电容、半桥、控制和输出级。输出级是经典的谐振电路，由电感
6、LRES和电容CRES组成。电路以IR的镇流器控制IC IR2520D为基础。IR2520D包含：预热时间可调、可调节运行频率以设置灯功率、高的起始频率（大约是fmin的2.5倍）可以避免灯闪烁、灯丝开路时的容性模式保护和触发失败或者无灯情况下电流波峰因子保护。 交流输入线电压被整流成为大约300V的母线电压。启动电阻Rsupply1和Rsupply2的大小应使其在欠压锁定（UVLO）期间能够提供微功率电流。当VCC超过UVLO+门限时IR2520D开始振荡，充电泵电路（CSNUB，DCP1和DCP2）给VCC供电，内部的15.6V稳压管进行调节。 IR2520D镇流器控制IC控制半桥频率，调
7、整为灯的合适参数，提供灯预热、灯触发、运行模式、低输入线电压保护和灯/镇流器失效保护。 表5.2 材料清单。 灯类型：螺旋形26W CFL， 输入线电压：190240VAC。 说明：不同类型的灯需要不同的频率调节元件。 6 功能说明 图6.1 给出了在启动、预热、触发和运行模式期间灯上的电压和谐振电感LRES的电流波形。 IRPLCFL5E _ 4图6.1 在启动、预热、触发和运行模式期间灯上的电压（黄色波形）和谐振电感LRES的电流（绿色波形）波形。 当电源开启时，IR2520D进入欠压锁定（UVLO）模式。UVLO模式被设计为维持一个很低的电源电流（200uA），在高端和低端输出驱动器被击
8、活之前以保证IC的全部基本功能。在UVLO期间高低端驱动器的输出（LO和HO）均为低，VCO脚被拉低到地（COM），复位起始频率到最大。 一旦VCC达到启动门限，IR2520D开启，半桥FET开始振荡，IC 进入频率回扫模式。在启动时VCO是0V，频率非常的高，大约为2.5倍的fmin。这样一来在启动时使电压毛刺和灯闪烁最小化。频率向高Q输出级谐振频率降落，引起灯电压和灯电流增加，在此期间灯丝被预热到发射温度，保证灯的长寿命。频率继续降低直到灯被触发，如果灯触发成功，IR2520D进入运行模式。 如果最小频率选择的低于或非常接近谐振频率，IC 将在谐振点附近工作，频率会高于fmin，将不断的调
9、整频率以维持半桥的零电压开关，使FET的损耗最小。如果最小频率选择得高于谐振频率，IR2520D将工作在最小频率。 图6.2 示出了在启动时谐振电感的电流和灯丝电压波形。 图6.2在启动时谐振电感的电流（黄色）和灯丝电压（绿色）波形 IRPLCFL5E _ 5图6.3 示出了在运行模式下VS（HB）电压、灯电压和灯电流波形。 图6.3 在运行模式下VS（HB）电压（蓝色）灯电压（黄色）和灯电流（绿色）波形 7 故障条件 在以下故障情况：灯丝开路、触发失败、无效灯或无灯时，IR2520D将进入故障模式。在此模式下振荡器被锁定，复位IC返回到预热模式，VCC一定在低于和高于UVLO门羡间反复循环，
10、复位干线电压。在低交流线电压输入情况时IR2520D将自动增加频率以避免非ZVS，在此种方式下，低的交流输入线电压时镇流器工作在低功率，当线电压升高后重新工作在合适的功率。 71 触发失败/无效灯保护 此保护依赖于IR2520D波峰因子保护以及非ZVS电路，当VCO脚的电压达到4.6V时这两种功能有效。 为了检测失败触发条件，IR2520D运行内部的波峰因子测量电路来检测过高的危险电流或电感饱和，此种情况发生在灯没有被点亮的失败条件下或无效灯条件下，如果没有保护，将引起半桥损坏。在低端MOSFET开通的整个期间IR2520D测量VS脚。当LO开通期间，峰值电流超过平均电流的3倍时，IC进入故障
11、模式，两个门极驱动器将被锁定到“低”。波峰比测量电路的运行提供了一个相关的电流测量能够消除温度拟或低端半桥MOSFET的不同Rdson引起的误差，对于不同类型的灯无须进行不同的调节。在正常工作时，电流将会增加直到灯被点亮。灯点亮后电流减小到标称电流。灯触发失败的现象出现在灯丝完好无损，但是灯没有被点亮的情况下。在触发过程中，灯电压和输出级电流将不断增加直到发生过流或谐振电感饱和。非ZVS电路或波峰比电路将检测这种情形，IC进入故障模式，两个门极驱动器输出被锁定为“低”。这样一来就会避免损坏半桥。 通常非ZVS保护将首先介入（因为当VCO达到4.6V时IR2520D通常已经工作在谐振点之下，IR
12、2520D不能检测到峰值电流是由于当LO脚为高时它仅仅只能是读取），只要运行频率再次达到谐振频率，频率将会增加，波峰比保护就会检测故障条IRPLCFL5E _ 6件。输出级将出现瞬间大电流和高电压。半桥FET需要能够承受瞬间的大电流。通过相对于谐振频率和运行频率控制触发频率以及减小CVCO电容值就可以减小此瞬时时间。为了避免这种延迟，运行频率应当在高Q值LC级的谐振频率之上以便当波峰比保护作用时系统工作在谐振频率之上（运行频率低于谐振频率的情况下，由于相移的缘故波峰比保护电路检测不到峰值电流）。在正常触发期间当CVCO超过4.6V，为了避免常规暂态干扰和电感饱和两个保护都起作用。图7.1示出了
13、触发失败情况下电感电流和灯电压，同时还有VCO脚电压。在启动时VCO脚电压上升到4.6V和频率低于谐振点时，非ZVS电路作用频率开始增加直到它再次超过谐振频率，将会引起电感饱和。在第一个高波峰比发生时VS是低电压，我们将闭锁IC。就象所了解的一样，当VCO充电到4.6V时灯电压就会很高，谐振电感的电流也很大，会引起电感饱和（在正常触发期间波峰比保护仍旧不起作用，允许一些饱和）。图7.2给出了在短时间内，关闭期间LO脚、VS脚和谐振电感电流的详细波形。可以看出LO脚最后一个正脉冲比其它的脉冲窄，这是因为与为了提高抗噪音和暂态能力当VS达到0V后，在消隐期间引入一些波峰比保护时间延迟相关。 图7.
14、1 ： 4是谐振电感电流，2是灯电压，3是VCO脚电压 图7.2： 4是谐振电感电流，2是VS脚（HB电压），3是LO脚 IRPLCFL5E _ 772 灯丝开路保护 灯丝开路保护是以IR2520D的非ZVS电路为基础，当VCO脚电压达到4.6V时起作用。产生灯丝开路故障和半桥硬开关时IR2520D内部的非ZVS电路将会检测这种状况，逐步增加频率当VCO达到1V时关闭IC；两个门极驱动器将被锁定为“低”。这样一来就会避免硬开关和半桥损坏。 图7.3给出 了灯丝开路情况下灯电压和电感电流波形以及VCO脚电压波形。可以看出，启动时VCO脚从0V充电到4.6V，在4.6V非ZVS电路起作用，频率开始
15、增加，CVCO放电。当VCO脚电压达到1V时IC被闭锁。图7.4示出了在短时间内关断时VCO脚和VS脚（HB电压）波形。当IR2520D关断时FMIN脚被接地，因此FMIN脚能够被用做触发器。 图7.3： 2是灯电压，3是VC脚电压，4是谐振电感LRES电流 图7.4：1是FMIN脚电压，3是VCO脚电压，2是VS（HB电压） IRPLCFL5E _ 873 低输入线电压保护 由图7.3可以看出，当线电压从220V到130V变化时，IR2520D的ZVMCS电路自动增加频率以维持零电压开关。 当线电压减小时，谐振频率增加，变得接近运行频率。这将引起非ZVS。IR2520D将会检测非ZVS，只要
16、检测到非ZVS，就会逐步增加频率。这样就会保护了半桥MOSFET。 图7.3交流线电压为220V时VS脚波形（顶图），交流线电压为130V时VS脚波形（底图） 8 排版设计 排版设计参考包如图8所示，使用IR2520D后简化了排版设计。 IRPLCFL5E _ 9关键元件CVCC、CVCO、RFMIN和CBOOT的放置应当尽可能的靠近IR2520D的管脚，CVCO、RFMIN和CVCC的地端应当连接到IR2520D的COM脚，此地线应与高压地单点连接。 图8：排版设计 9 适用于设计不同类型灯的设计步骤 应用IR2520D进行设计是非常的简单，因为它仅有2个控制脚：VCO（05V振荡器电压输入
17、）和FMIN（最小频率设置）。修改设计为一个大功率灯时需要改变RFMIN，CVCO，LRES和CRES的值。要确保FET和电感的额定值与新灯所需的电流相匹配，也要确保新灯的VCC稳定。 修改设计为一个小功率灯时需要减小RFMIN，仅在一些情况下也需要修改CVCO、LRES和CRES。基本上只能使用FET和电感在其额定电流之下。 在典型应用中，FMIN脚通过一个电阻连接到地，电阻（RFMIN）的值设定了IC的最小频率（fmin）和起始频率（fmin的2.5倍）。在零电压开关情况下IR2520D以最小频率工作在运行模式（这有助于获得恒定频率，即使交流输入线电压在工作范围内变化），在非零电压开关情况
18、下IC自动增加频率工作在尽可能接近谐振频率点上以维持ZVS（这在需求最大效率的应用中是有益的）。通常恒频工作时需要选择最小频率在低Q值R、C、L电路的谐振点之上。在此种情况下，能够通过增加RFMIN值来减小频率增大灯功率，或者减小RFMIN值增大频率减小灯功率。 在典型应用中VCO脚通过一个电容和地相连接。此电容的值设定了频率从2.5倍fmin下降到fmin的时间。可以通过增大此电容值来增大预热时间或者减小电容值来减小预热时间。 下面是推荐的设计步骤： 1） 使用BDA软件计算LRES和CRES。 选择无PFC输入结构，选择IR2156 IC和单灯电流模式结构，在数据库中选择新灯或者通过“高级
19、”选项手动输入灯参数。 IRPLCFL5E _ 10计算工作点选择合适的L和C的值使其满足： 11）运行频率为40KHz45KHz（最佳工作范围） 12）C值尽可能的小以使损耗最小（建议值4.7nF） 13）L值灵活选择 2） 在VCC脚和COM脚之间加上15V电压调整RFMIN值得到合适的最小频率（建议恒频率工作，通过BDA软件设置fmin=运行频率）。增大RFMIN使最小频率减小或减小RFMIN使最小频率增大。 3） 接上交流输入检查灯的预热、触发和运行状态。 31）如果预热期间灯触发或者预热电流太小或者灯上的起始电压太高，就增大CRES值来减小预热期间和启动时灯上的电压，也增大预热电流，
20、同时需要减小LRES以维持相同的功率和频率。 32）如果IC工作频率大于fmin，就增大CRES或LRES来减小谐振频率避免硬开关或者减小CSNUBBER值（建议最小值取为680pF以确保VCC保持在UVLO-之上）。 33）如果VCC跌落，就增大CSNUBBER或CVCC的值。 4） 调整RFMIN的值以得到合适的灯功率（增大RFMIN时功率增大，减小RFMIN时功率减小），CVCO设置合适的预热时间（增大CVCO时预热时间增大，减小CVCO时预热时间减小）。 5） 在整个电压输入范围内试验确保频率在工作范围内变化。选择RSUPPLY值使在合适的交流电压输入点启动，在较高交流输入电压点启动时增大RSUPPLY的值。 参考资料: 1) IR2520D 数据表 2) IR2520D应用指南- AN1066
