1、 54LS191/74LS191 STTL 型同步可逆四位二进制计数器 特点 外引线排列图 说明： 本电路复杂程度为 58 个等效门，是同步可逆四位二进制计数器。本电路通过同时触发所有触发器而提供同步操作，以便在使用控制逻辑结构时，输出端的变化可相互吻合。本工作方式避免了一般用异步(行波时钟)计数器所带来的计数输出的尖峰脉冲。 若使能输入端置低电平，四个主从触发器的输出将在时钟输入从低到高的跳变中被触发。使能输入端置高电平时，禁止计数。仅当时钟输入端是高电平时，使能输入端才能有电平变化。当可逆（ ） 输入端处于低电平时，进行加计数，当可逆（ ） 输入端处于高电平时，进行减计数。仅当时钟输入是高
2、电平时，可逆输入才能有电平变化。 这种计数器是可编程序的，即可通过将置数输入置于低电平并在数据输入端送入所需数据而将输出端预置到任一电平。输出随数据输入而变，不受时钟输入电平的影响。根据这一特点，用置数输入将计数长度略加改变便可将计数器作模N 除法器使用。 时钟、加/减和置数输入都加了缓冲器，从而大大降低驱动要求。 为便于进行级联，采用了两个输出：脉冲时钟输出和最大/最小计数输出。当计数器发生溢出或下溢时，后一输出将产生一个高电平输出脉冲，其宽度约等于时钟的一个整周期。出现溢出或下溢情况时，脉冲时钟输出将产生一个低电平输出脉冲，其宽度等于时钟输入的低电平部分。若使用并行时钟脉冲，则计数器的级联
3、方式是把脉冲时钟输出送到下一级计数器的使能输入；若使用并行使能，则级联方法是把脉冲时钟输出送到下一级计数器的时钟输入。高速应用时，可用最大/最小计数输出进行超前进位。 可对四位二进制数进行计数 有一条可逆计数控制线 有计数使能控制输入 有级联脉冲时钟输出 可由送数控制进行异步预置 并行输出 可级联到n位应用 典型参数： f工作频率=25MHz Pd=100mW BDTIC 半导体事业部 STTL 型同步可逆四位二进制计数器 逻辑图 BDTIC 半导体事业部 STTL 型同步可逆四位二进制计数器 典型清除、计数时序 （工作）方式选择表 输 入 置数 使能 加/ 减 时钟 CLK 工作模式 H
4、 L L 加计数 H L H 减计数 L 预置（置数）H H 保持（不变）H H 保持（不变）H=高电平 L=低电平 =不定（高或低电平） =由“低”“高”电平的跃变 =低电平脉冲 脉冲时钟输出真值表 使能 最大/ 最小#时钟 脉冲时钟MAX/MIN CLK L H H H L H #：最大/ 最小输出是由内部产生的 BDTIC 半导体事业部 STTL 型同步可逆四位二进制计数器 推荐工作条件 74 54 参数值 参数值 符号 参数名称 最小 典型 最大 最小 典型 最大 单位Vcc 电源电压 4.75 5 5.25 4.5 5 5.5 VVIH输入高电平电压 2.0 2.0 VVIL输入低
5、电平电压 0.8 0.7 VIOH输出高电平电流 -400 -400 AIOL输出低电平电流 8 4 mAfCK时钟频率 0 20 0 20 MHz时钟 25 25 tW脉冲宽度 置数 35 35 ns数据 20 20 tsu建立时间 置数无效态 30 30 ns数据 5 5 th保持时间 使能 0 0 nsten计数使能时间（注） 40 40 nsTA工作环境温度 -40 85 -55 125 注：最小计数使能时间是紧接时钟脉冲上升沿保证计数的时间，此时计数使能输入必须是低电平。电 性 能 （除特别说明外，均为全温度范围） 74 54 参数值 参数值 符号 参数名称 测试条件 最小 典型 最
6、大 最小 典型 最大 单位VIK输入钳位电压 Vcc=最小 II=-18mA -1.5 -1.5 V VOH输出高电平电压 Vcc=最小 VIL=最大VIH=2V IOH=最大2.7 2.5 3.4 V VOL输出低电平电压 Vcc=最小 VIL=最大VIH=2V IOL=最大0.5 0.25 0.4 V 使能 0.3 0.3 II输入电流 (最大输入电压时) Vcc=最大 VI=7V 其它 0.1 0.1 mA使能 60 60 IIH输入高电平电流 Vcc=最大 VI=2.7V 其它 20 20 A使能 -1.2 -1.2 IIL输入低电平电流 Vcc=最大 VI=0.4V 其它 -0.4
7、-0.4 mAIOS输出短路电流 Vcc=最大 VO=0V -20 -100 -20 -100 mAICC电源电流 Vcc= 最大 （注） 35 20 35 mA注： 测 Icc 时，所有输出开路，所有输入接地。 所有典型值均在 Vcc=5.0V, TA=25下测量得出。 BDTIC 半导体事业部 STTL 型同步可逆四位二进制计数器 交流（开关）参数 （ Vcc=5.0V, TA=25） 参数值 符号 参数名称 从（输入） 到（输出） 测试条件 最小 典型 最大 单位fmax 最大时钟频率 20 25 MHztPLH传输延迟时间 22 33 tPHL传输延迟时间置数 QA、QB、QC、QD
8、 33 50 ns tPLH传输延迟时间 20 32 tPHL传输延迟时间数据 A、B、 C、D QA、QB、QC、QD 27 40 ns tPLH传输延迟时间 13 20 tPHL传输延迟时间时钟CLK 脉冲时钟16 24 ns tPLH传输延迟时间 16 24 tPHL传输延迟时间时钟CLK QA、QB、QC、QD 24 36 ns tPLH传输延迟时间 28 42 tPHL传输延迟时间时钟CLK 最大/最小MAX/MIN37 52 ns tPLH传输延迟时间 30 45 tPHL传输延迟时间加/减 脉冲时钟30 45 ns tPLH传输延迟时间 21 33 tPHL传输延迟时间加/减 最大/最小MAX/MIN22 33 ns tPLH传输延迟时间 21 33 tPHL传输延迟时间使能 脉冲时钟CL=15pF RL=2k 22 33 ns BDTIC 半导体事业部
