1、软件工程专业毕业论文 精品论文 YHFT-DX 高性能 DSP 指令流水线设计与优化关键词：超长指令字 跨边界派发 DSP 指令 流水线 优化设计摘要：数字信号处理器是一种专门用于数字信号处理的处理器，是数字信号处理的关键技术。目前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类RISC 指令集，8 个功能部件共享 32 个通用寄存器，最多可以同时
2、发射 8 条 32位并行指令，600MHz 主频，峰值运算速度为 4800MIPS，并且在片内集成了丰富的外设资源。 本文深入研究 YHFT-DX 流水线优化与设计技术，优化设计主要针对以下两个方向展开：如何提高代码密度、以及如何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消除了指令包中的“气泡” 。而变长指令集技术支持 16 位和
3、32 位混合编译的指令包，通过 16 位指令替代 32 位指令来降低程序体积。本文对这两项技术进行了详细的分析，完成了该技术在 YHFT-DX 上的硬件设计和验证。 YHFT-DX的指令控制部件的关键在于向运算部件源源不断地输送高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA 原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基
4、于 HAPS-54 开发板为 YHFT-DX 设计出一套完整的验证系统。正文内容数字信号处理器是一种专门用于数字信号处理的处理器，是数字信号处理的关键技术。目前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类RISC 指令集，8 个功能部件共享 32 个通用寄存器，最多可以同时发射 8 条 32位并行指令，600MHz 主频，峰值运算速度为 480
5、0MIPS，并且在片内集成了丰富的外设资源。 本文深入研究 YHFT-DX 流水线优化与设计技术，优化设计主要针对以下两个方向展开：如何提高代码密度、以及如何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消除了指令包中的“气泡” 。而变长指令集技术支持 16 位和 32 位混合编译的指令包，通过 16 位指令替代 32 位指令来降低程序
6、体积。本文对这两项技术进行了详细的分析，完成了该技术在 YHFT-DX 上的硬件设计和验证。 YHFT-DX的指令控制部件的关键在于向运算部件源源不断地输送高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA 原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基于 HAPS-54 开发板为 YHFT-DX 设计出一套完整的验证系统。
7、数字信号处理器是一种专门用于数字信号处理的处理器，是数字信号处理的关键技术。目前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类 RISC指令集，8 个功能部件共享 32 个通用寄存器，最多可以同时发射 8 条 32 位并行指令，600MHz 主频，峰值运算速度为 4800MIPS，并且在片内集成了丰富的外设资源。 本文深入研究 YHFT-DX 流
8、水线优化与设计技术，优化设计主要针对以下两个方向展开：如何提高代码密度、以及如何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消除了指令包中的“气泡” 。而变长指令集技术支持 16 位和 32 位混合编译的指令包，通过 16 位指令替代 32 位指令来降低程序体积。本文对这两项技术进行了详细的分析，完成了该技术在 YHFT-DX 上的硬
9、件设计和验证。 YHFT-DX的指令控制部件的关键在于向运算部件源源不断地输送高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA 原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基于 HAPS-54 开发板为 YHFT-DX 设计出一套完整的验证系统。数字信号处理器是一种专门用于数字信号处理的处理器，是数字信号处理的关键技术。目
10、前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类 RISC指令集，8 个功能部件共享 32 个通用寄存器，最多可以同时发射 8 条 32 位并行指令，600MHz 主频，峰值运算速度为 4800MIPS，并且在片内集成了丰富的外设资源。 本文深入研究 YHFT-DX 流水线优化与设计技术，优化设计主要针对以下两个方向展开：如何提高代码密度、以及如
11、何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消除了指令包中的“气泡” 。而变长指令集技术支持 16 位和 32 位混合编译的指令包，通过 16 位指令替代 32 位指令来降低程序体积。本文对这两项技术进行了详细的分析，完成了该技术在 YHFT-DX 上的硬件设计和验证。 YHFT-DX的指令控制部件的关键在于向运算部件源源不断地输送
12、高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA 原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基于 HAPS-54 开发板为 YHFT-DX 设计出一套完整的验证系统。数字信号处理器是一种专门用于数字信号处理的处理器，是数字信号处理的关键技术。目前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用
13、，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类 RISC指令集，8 个功能部件共享 32 个通用寄存器，最多可以同时发射 8 条 32 位并行指令，600MHz 主频，峰值运算速度为 4800MIPS，并且在片内集成了丰富的外设资源。 本文深入研究 YHFT-DX 流水线优化与设计技术，优化设计主要针对以下两个方向展开：如何提高代码密度、以及如何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还
14、可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消除了指令包中的“气泡” 。而变长指令集技术支持 16 位和 32 位混合编译的指令包，通过 16 位指令替代 32 位指令来降低程序体积。本文对这两项技术进行了详细的分析，完成了该技术在 YHFT-DX 上的硬件设计和验证。 YHFT-DX的指令控制部件的关键在于向运算部件源源不断地输送高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指
15、令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA 原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基于 HAPS-54 开发板为 YHFT-DX 设计出一套完整的验证系统。数字信号处理器是一种专门用于数字信号处理的处理器，是数字信号处理的关键技术。目前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP
16、 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类 RISC指令集，8 个功能部件共享 32 个通用寄存器，最多可以同时发射 8 条 32 位并行指令，600MHz 主频，峰值运算速度为 4800MIPS，并且在片内集成了丰富的外设资源。 本文深入研究 YHFT-DX 流水线优化与设计技术，优化设计主要针对以下两个方向展开：如何提高代码密度、以及如何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总
17、线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消除了指令包中的“气泡” 。而变长指令集技术支持 16 位和 32 位混合编译的指令包，通过 16 位指令替代 32 位指令来降低程序体积。本文对这两项技术进行了详细的分析，完成了该技术在 YHFT-DX 上的硬件设计和验证。 YHFT-DX的指令控制部件的关键在于向运算部件源源不断地输送高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后
18、本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA 原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基于 HAPS-54 开发板为 YHFT-DX 设计出一套完整的验证系统。数字信号处理器是一种专门用于数字信号处理的处理器，是数字信号处理的关键技术。目前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大
19、学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类 RISC指令集，8 个功能部件共享 32 个通用寄存器，最多可以同时发射 8 条 32 位并行指令，600MHz 主频，峰值运算速度为 4800MIPS，并且在片内集成了丰富的外设资源。 本文深入研究 YHFT-DX 流水线优化与设计技术，优化设计主要针对以下两个方向展开：如何提高代码密度、以及如何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分
20、别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消除了指令包中的“气泡” 。而变长指令集技术支持 16 位和 32 位混合编译的指令包，通过 16 位指令替代 32 位指令来降低程序体积。本文对这两项技术进行了详细的分析，完成了该技术在 YHFT-DX 上的硬件设计和验证。 YHFT-DX的指令控制部件的关键在于向运算部件源源不断地输送高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技
21、术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA 原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基于 HAPS-54 开发板为 YHFT-DX 设计出一套完整的验证系统。数字信号处理器是一种专门用于数字信号处理的处理器，是数字信号处理的关键技术。目前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类 RISC指
22、令集，8 个功能部件共享 32 个通用寄存器，最多可以同时发射 8 条 32 位并行指令，600MHz 主频，峰值运算速度为 4800MIPS，并且在片内集成了丰富的外设资源。 本文深入研究 YHFT-DX 流水线优化与设计技术，优化设计主要针对以下两个方向展开：如何提高代码密度、以及如何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消
23、除了指令包中的“气泡” 。而变长指令集技术支持 16 位和 32 位混合编译的指令包，通过 16 位指令替代 32 位指令来降低程序体积。本文对这两项技术进行了详细的分析，完成了该技术在 YHFT-DX 上的硬件设计和验证。 YHFT-DX的指令控制部件的关键在于向运算部件源源不断地输送高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA
24、原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基于 HAPS-54 开发板为 YHFT-DX 设计出一套完整的验证系统。数字信号处理器是一种专门用于数字信号处理的处理器，是数字信号处理的关键技术。目前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类 RISC指令集，8 个功能部件共享 32 个通用寄存器，最多可以同时发射 8 条 32
25、位并行指令，600MHz 主频，峰值运算速度为 4800MIPS，并且在片内集成了丰富的外设资源。 本文深入研究 YHFT-DX 流水线优化与设计技术，优化设计主要针对以下两个方向展开：如何提高代码密度、以及如何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消除了指令包中的“气泡” 。而变长指令集技术支持 16 位和 32 位混合编译的
26、指令包，通过 16 位指令替代 32 位指令来降低程序体积。本文对这两项技术进行了详细的分析，完成了该技术在 YHFT-DX 上的硬件设计和验证。 YHFT-DX的指令控制部件的关键在于向运算部件源源不断地输送高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA 原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基于 HAPS-54
27、 开发板为 YHFT-DX 设计出一套完整的验证系统。数字信号处理器是一种专门用于数字信号处理的处理器，是数字信号处理的关键技术。目前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类 RISC指令集，8 个功能部件共享 32 个通用寄存器，最多可以同时发射 8 条 32 位并行指令，600MHz 主频，峰值运算速度为 4800MIPS，并且在片内集
28、成了丰富的外设资源。 本文深入研究 YHFT-DX 流水线优化与设计技术，优化设计主要针对以下两个方向展开：如何提高代码密度、以及如何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消除了指令包中的“气泡” 。而变长指令集技术支持 16 位和 32 位混合编译的指令包，通过 16 位指令替代 32 位指令来降低程序体积。本文对这两项技术进
29、行了详细的分析，完成了该技术在 YHFT-DX 上的硬件设计和验证。 YHFT-DX的指令控制部件的关键在于向运算部件源源不断地输送高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA 原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基于 HAPS-54 开发板为 YHFT-DX 设计出一套完整的验证系统。数字信号处理器是一种专门
30、用于数字信号处理的处理器，是数字信号处理的关键技术。目前 DSP 在通信领域、消费电子、工业控制、军事以及航天等领域都得到广泛的应用，这些领域技术的不断发展也对 DSP 的性能提出越来越高的要求。高性能 DSP 的研制对推动这些领域技术的进步有着重要的影响。 YHFT-DX 是国防科技大学设计的一款高性能定点 32 位 DSP。采用 VLIW 结构，类 RISC指令集，8 个功能部件共享 32 个通用寄存器，最多可以同时发射 8 条 32 位并行指令，600MHz 主频，峰值运算速度为 4800MIPS，并且在片内集成了丰富的外设资源。 本文深入研究 YHFT-DX 流水线优化与设计技术，优化
31、设计主要针对以下两个方向展开：如何提高代码密度、以及如何降低存储器阻塞导致的流水线停顿。 提高代码密度不仅能降低对存储资源的需求，还可以减少由于cache 失效带来的访问带宽，从而提高 CPU 性能和降低系统总线的功耗。本文提出跨边界派发和变长指令集两项技术用于提高代码密度，指令压缩率分别达到 15和 30。跨边界派发技术使得执行包可以跨指令包的边界派发，有效地消除了指令包中的“气泡” 。而变长指令集技术支持 16 位和 32 位混合编译的指令包，通过 16 位指令替代 32 位指令来降低程序体积。本文对这两项技术进行了详细的分析，完成了该技术在 YHFT-DX 上的硬件设计和验证。 YHFT
32、-DX的指令控制部件的关键在于向运算部件源源不断地输送高密度高并行度的指令流。本课题研究并实现了取指部件的指令预取机制，显著提高了指令流水线的运行效率，对于标准测试程序的总执行时间比没有预取时缩短了 5。 最后本文对 YHFT-DX 验证系统的构建和完善做出许多有意义的研究工作，将断言技术应用到 YHFT-DX 的验证系统中，有效地提高了验证的效率。对 FPGA 原型验证和大规模设计的 FPGA 实现技术进行了深入研究，基于 HAPS-54 开发板为 YHFT-DX 设计出一套完整的验证系统。特别提醒 ：正文内容由 PDF 文件转码生成，如您电脑未有相应转换码，则无法显示正文内容，请您下载相应
33、软件，下载地址为 http:/ 。如还不能显示，可以联系我 q q 1627550258 ，提供原格式文档。“垐垯櫃 换烫梯葺铑?endstreamendobj2x 滌?U 閩 AZ箾 FTP 鈦X 飼?狛P? 燚?琯嫼 b?袍*甒?颙嫯?4)=r 宵?i?j 彺帖 B3 锝檡骹笪 yLrQ#?0 鯖 l 壛枒l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛渓?擗#?“?# 綫 G 刿#K 芿$?7. 耟?Wa 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 皗 E|?pDb 癳$Fb 癳$Fb癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$F?責鯻 0 橔 C,f 薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵秾腵薍秾腵%?秾腵薍秾腵薍秾腵薍秾腵薍
