1、电子科学与技术专业毕业论文 精品论文 FT-C55LP 地址数据流单元的设计与实现关键词：FT-C55LP 芯片 数字信号处理器 地址数据流单元 寻址模式 功能验证 体系结构摘要：FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-C55LP 指令集和体系结构的基础上
2、，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件复用方案，可以有效降低系统的静态功
3、耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的 ALU 执行，所以该 ALU 的存在可以使指令集的并行性大为增加，并有效的降低系统功耗。
4、最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。正文内容FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-C55LP 指令集和体
5、系结构的基础上，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件复用方案，可以有效降
6、低系统的静态功耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的 ALU 执行，所以该 ALU 的存在可以使指令集的并行性大为增加，并有效的降
7、低系统功耗。 最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-C55LP指令集
8、和体系结构的基础上，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件复用方案，可以有
9、效降低系统的静态功耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的ALU 执行，所以该 ALU 的存在可以使指令集的并行性大为增加，并有效的
10、降低系统功耗。 最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-C55LP指令
11、集和体系结构的基础上，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件复用方案，可以
12、有效降低系统的静态功耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的ALU 执行，所以该 ALU 的存在可以使指令集的并行性大为增加，并有效
13、的降低系统功耗。 最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-C55LP指
14、令集和体系结构的基础上，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件复用方案，可
15、以有效降低系统的静态功耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的ALU 执行，所以该 ALU 的存在可以使指令集的并行性大为增加，并有
16、效的降低系统功耗。 最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-C55LP
17、指令集和体系结构的基础上，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件复用方案，
18、可以有效降低系统的静态功耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的ALU 执行，所以该 ALU 的存在可以使指令集的并行性大为增加，并
19、有效的降低系统功耗。 最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-C55L
20、P指令集和体系结构的基础上，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件复用方案
21、，可以有效降低系统的静态功耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的ALU 执行，所以该 ALU 的存在可以使指令集的并行性大为增加，
22、并有效的降低系统功耗。 最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-C55
23、LP指令集和体系结构的基础上，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件复用方
24、案，可以有效降低系统的静态功耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的ALU 执行，所以该 ALU 的存在可以使指令集的并行性大为增加
25、，并有效的降低系统功耗。 最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-C5
26、5LP指令集和体系结构的基础上，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件复用
27、方案，可以有效降低系统的静态功耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的ALU 执行，所以该 ALU 的存在可以使指令集的并行性大为增
28、加，并有效的降低系统功耗。 最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-C
29、55LP指令集和体系结构的基础上，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件复
30、用方案，可以有效降低系统的静态功耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的ALU 执行，所以该 ALU 的存在可以使指令集的并行性大为
31、增加，并有效的降低系统功耗。 最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。FT-C55LP 是一款高性能低功耗的 16 位定点可编程数字信号处理器芯片，采用了超哈佛存储结构，具有 1 条程序总线和 5 条数据总线，内部采用了 12 栈的超深度流水线，具有完整的流水线硬件冲突保护机制。为了使硬件资源能够发挥最大效能，FT-C55LP 专门设计了包括数据地址产生部件和辅助 ALU 在内的地址数据流单元，大大加强了芯片的数字信号处理能力。本文在深入研究 FT-
32、C55LP指令集和体系结构的基础上，按照自顶向下的方法详细讨论了其地址数据流单元的设计与实现。 数据地址产生部件产生 FT-C55LP 所有指令的访存地址，是流水线能够正确运行的基础，它的实现取决于 FT-C55LP 所设计支持的寻址模式。本文对 DSP 的典型核心算法进行了分析，由此得出 DSP 专用寻址模式设立的意义和可得到的好处，并在此基础上设计了 FT-C55LP 的寻址模式，然后对数据地址产生部件进行了相应的硬件设计与实现，它包含三个数据地址产生器，每个周期最多可以从存储器读三个操作数或写两个操作数。在设计中，本文仔细考察了指令的并行性，并以此为根据设计了相应的硬件并行使用规则和硬件
33、复用方案，可以有效降低系统的静态功耗。 本文增加辅助 ALU 的原因基于以下两个事实：首先，根据对一款没有辅助 ALU 的芯片 TIC5410DSP 指令行为进行的分析，发现其中存在大量从 40 位向 16 位的转换写入操作；其次，数据地址产生部件可以支持单周期内的指令双发射。辅助 ALU 主要是对一些大部分在地址数据流单元内的 16 位寄存器进行操作，故该 ALU 也在地址数据流单元内部实现。本文根据辅助 ALU 所支持的功能进行了硬件的设计与实现。由于一些比较简单的计算可以在主 ALU 执行指令的时候并行执行，或者被调度给功耗较低的ALU 执行，所以该 ALU 的存在可以使指令集的并行性大
34、为增加，并有效的降低系统功耗。 最后本文对地址数据流单元进行了模块级和部件级的功能验证，并在验证过程中进行了代码覆盖率和功能覆盖率统计，验证结果表明地址数据流单元的设计符合 FT-C55LP 的设计要求，功能完全正确。特别提醒 ：正文内容由 PDF 文件转码生成，如您电脑未有相应转换码，则无法显示正文内容，请您下载相应软件，下载地址为 http:/ 。如还不能显示，可以联系我 q q 1627550258 ，提供原格式文档。“垐垯櫃 换烫梯葺铑?endstreamendobj2x 滌?U 閩 AZ箾 FTP 鈦X 飼?狛P? 燚?琯嫼 b?袍*甒?颙嫯?4)=r 宵?i?j 彺帖 B3 锝檡骹
35、笪 yLrQ#?0 鯖 l 壛枒l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛枒 l 壛渓?擗#?“?# 綫 G 刿#K 芿$?7. 耟?Wa 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 皗 E|?pDb 癳$Fb 癳$Fb癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$Fb 癳$F?責鯻 0 橔 C,f 薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵薍秾腵秾腵薍秾腵%?秾腵薍秾腵薍秾腵薍秾腵薍
