1、第十章 封装与热考虑,封装在IC制造产业链中之位置,Wafer Manufacturing,长晶,切片,倒角,抛光,Front End,氧化,扩散,硅片检测,光刻,沉积,刻蚀,植入,WaferTest,探针台测试,BackEnd,背磨,划片,封装,成品测试,CMP,IC封装的主要功能 保护IC,提供chip和system之间讯息传递的界面.所以IC制程发展、系统产品的功能性都是影响IC封装技术发展的主要原因。比如：近日电子产品的要求是轻薄短小，就要有降低chip size的技术；IC制程微细化，造成chip内包含的逻辑线路增加，就要使chip引脚数增加等等。,封装用原材料以及所需零组件,塑胶材
2、料: BT 树脂、Epoxy、PTFE、Polyimide、compound、 UBM、PSV、APPE、Solder mask、P.R焊 料：95 Pb/5 Sn 、37 Pb/63 Sn (易熔,183 )、No Lead Ally（Sn 3.9/Ag 0.6/Cu 5.5 ,235 ）、Low- Ally 金 线: Au bond、Ally bond Lead Frame: 由冲压模具制成Substrate: 柔性基片(tape)、迭层基片、复合基片、陶瓷基片、 HiTCETM 陶瓷基片、带有BCBTM介质层的玻璃基片TAPE: Blue Tape、UV TapeHeat Sink :
3、散热片,IC Package （IC的封装形式）,Package-封装体：指芯片（Die）和不同类型的框架（L/F）和塑封料（EMC）形成的不同外形的封装体。IC Package种类很多，可以按以下标准分类： 按封装材料划分为： 金属封装、陶瓷封装、塑料封装 按照和PCB板连接方式分为： PTH封装和SMT封装 按照封装外型可分为： SOT、SOIC、TSSOP、QFN、QFP、BGA、CSP等；,IC Package （IC的封装形式）,QFNQuad Flat No-lead Package 四方无引脚扁平封装 SOICSmall Outline IC 小外形IC封装 TSSOPThin
4、Small Shrink Outline Package 薄小外形封装 QFPQuad Flat Package 四方引脚扁平式封装 BGABall Grid Array Package 球栅阵列式封装 CSPChip Scale Package 芯片尺寸级封装,封装趋势演进图,IC Package （IC的封装形式）,按封装材料划分为：,金属封装,陶瓷封装,塑料封装,金属封装主要用于军工或航天技术，无商业化产品；陶瓷封装优于金属封装，也用于军事产品，占少量商业化市场；塑料封装用于消费电子，因为其成本低，工艺简单，可靠性高而占有绝大部分的市场份额；,IC Package （IC的封装形式）,按
5、与PCB板的连接方式划分为：,PTH,SMT,PTH-Pin Through Hole, 通孔式；SMT-Surface Mount Technology，表面贴装式。目前市面上大部分IC均采为SMT式的,SMT,IC Package （IC的封装形式）,按封装外型可分为： SOT 、QFN 、SOIC、TSSOP、QFP、BGA、CSP等； 决定封装形式的两个关键因素: 封装效率。芯片面积/封装面积，尽量接近1:1； 引脚数。引脚数越多，越高级，但是工艺难度也相应增加； 其中，CSP由于采用了Flip Chip技术和裸片封装，达到了 芯片面积/封装面积=1:1，为目前最高级的技术；,封装形式
6、和工艺逐步高级和复杂,IC Package Structure（IC结构图）,TOP VIEW,SIDE VIEW,Lead Frame 引线框架,Gold Wire 金 线,Die Pad 芯片焊盘,Epoxy 银浆,Mold Compound 环氧树脂,Raw Material in Assembly(封装原材料),【Wafer】晶圆,Raw Material in Assembly(封装原材料),【Lead Frame】引线框架,提供电路连接和Die的固定作用；主要材料为铜，会在上面进行镀银、 NiPdAu等材料；L/F的制程有Etch和Stamp两种；易氧化，存放于氮气柜中，湿度小 于
7、40%RH;除了BGA和CSP外，其他Package都会采用Lead Frame， BGA采用的是Substrate；,Raw Material in Assembly(封装原材料),【Gold Wire】焊接金线,实现芯片和外部引线框架的电性和物 理连接；金线采用的是99.99%的高纯度金；同时，出于成本考虑，目前有采用铜 线和铝线工艺的。优点是成本降低， 同时工艺难度加大，良率降低；线径决定可传导的电流；0.8mil， 1.0mil，1.3mils，1.5mils和2.0mils；,Raw Material in Assembly(封装原材料),【Mold Compound】塑封料/环氧树
8、脂,主要成分为：环氧树脂及各种添加剂（固化剂，改性剂，脱 模剂，染色剂，阻燃剂等）；主要功能为：在熔融状态下将Die和Lead Frame包裹起来， 提供物理和电气保护，防止外界干扰；存放条件：零下5保存，常温下需回温24小时；,Raw Material in Assembly(封装原材料),成分为环氧树脂填充金属粉末（Ag）；有三个作用：将Die固定在Die Pad上； 散热作用，导电作用；-50以下存放，使用之前回温24小时；,【Epoxy】银浆,Typical Assembly Process Flow,FOL/前段,EOL/中段,Plating/电镀,EOL/后段,Final Test
9、/测试,FOL Front of Line前段工艺,BackGrinding磨片,Wafer,Wafer Mount晶圆安装,Wafer Saw晶圆切割,Wafer Wash晶圆清洗,Die Attach芯片粘接,Epoxy Cure银浆固化,Wire Bond引线焊接,2nd Optical第二道光检,3rd Optical第三道光检,EOL,FOL Back Grinding背面减薄,Taping粘胶带,BackGrinding磨片,De-Taping去胶带,将从晶圆厂出来的Wafer进行背面研磨，来减薄晶圆达到 封装需要的厚度（8mils10mils）；磨片时，需要在正面（Active
10、Area）贴胶带保护电路区域 同时研磨背面。研磨之后，去除胶带，测量厚度；,FOL Wafer Saw晶圆切割,Wafer Mount晶圆安装,Wafer Saw晶圆切割,Wafer Wash清洗,将晶圆粘贴在蓝膜（Mylar）上，使得即使被切割开后，不会散落；通过Saw Blade将整片Wafer切割成一个个独立的Dice，方便后面的 Die Attach等工序；Wafer Wash主要清洗Saw时候产生的各种粉尘，清洁Wafer；,FOL Wafer Saw晶圆切割,Wafer Saw Machine,Saw Blade(切割刀片)：Life Time：9001500M；Spindlier
11、 Speed：3050K rpm：Feed Speed：3050/s;,FOL 2nd Optical Inspection二光检查,主要是针对Wafer Saw之后在显微镜下进行Wafer的外观检查，是否有出现废品。,Chipping Die 崩 边,FOL Die Attach 芯片粘接,Write Epoxy点银浆,Die Attach芯片粘接,Epoxy Cure银浆固化,Epoxy Storage：零下50度存放；,Epoxy Aging：使用之前回温，除去气泡；,Epoxy Writing：点银浆于L/F的Pad上，Pattern可选；,FOL Die Attach 芯片粘接,芯片
12、拾取过程：1、Ejector Pin从wafer下方的Mylar顶起芯片，使之便于 脱离蓝膜；2、Collect/Pick up head从上方吸起芯片，完成从Wafer 到L/F的运输过程；3、Collect以一定的力将芯片Bond在点有银浆的L/F 的Pad上，具体位置可控；4、Bond Head Resolution： X-0.2um；Y-0.5um；Z-1.25um；5、Bond Head Speed：1.3m/s；,FOL Die Attach 芯片粘接,Epoxy Write：Coverage 75%;,Die Attach：Placement99.95%的高纯 度的锡（Tin），
13、为目前普遍采用的技术，符合 Rohs的要求； Tin-Lead：铅锡合金。Tin占85%，Lead占 15%，由于不符合Rohs，目前基本被淘汰；,EOL Post Annealing Bake（电镀退火）,目的： 让无铅电镀后的产品在高温下烘烤一段时间，目的在于 消除电镀层潜在的晶须生长（Whisker Growth）的问题;条件： 150+/-5C; 2Hrs；,晶须,晶须，又叫Whisker，是指锡在长时间的潮湿环境和温度变化环境下生长出的一种须状晶体，可能导致产品引脚的短路。,EOL Trim&Form（切筋成型）,Trim：将一条片的Lead Frame切割成单独的Unit（IC）的
14、过程；Form：对Trim后的IC产品进行引脚成型，达到工艺需要求的形状， 并放置进Tube或者Tray盘中；,EOL Trim&Form（切筋成型）,Cutting Tool&Forming Punch,Cutting Die,Stripper Pad,Forming Die,1,2,3,4,EOL Final Visual Inspection（第四道光检）,Final Visual Inspection-FVI在低倍放大镜下，对产品外观进行检查。主要针对EOL工艺可能产生的废品：例如Molding缺陷，电镀缺陷和Trim/Form缺陷等；,10.1 混合微电路封装的六个层次 在半导体器件
15、制作过程中，有前工程和后工程之分，二者以硅圆片(wafer)切分成芯片(chip)为界，在此之前为前工程，在此之后为后工程。,前工程是从整块硅圆片入手，经过多次重复的制膜、氧化、扩散、照相制版、光刻等工序，制成三极管、集成电路等半导体元件及电极等，开发材料的电子功能，以实现所要求的元器件特性后工程是从由硅圆片切分好的一个一个芯片入手，进行装片、固定、键合连接、塑料灌封、引出接线端子、按印检查等工序，完成作为器件、部件的封装体，以确保元器件的可靠性并便于与外电路连接,以大型电子设备系统为例（如大型计算机）Level 1 特指半导体集成电路元件（芯片）。芯片由半导体厂商提供，分两大类：系列标准芯片
16、和针对系统用户特殊要求的专用芯片。此时为未加封装的裸芯片。此层次中系统用户是以裸芯片的形式从半导体厂家进货，如何确保芯片质量成为难以解决的关键性问题。此层次中主要运用的是IC技术。,Level 2 层次2分为单芯片封装和多芯片模块两大类。前者是对单个裸芯片进行封装；后者是将多个裸芯片装载在陶瓷等多层基板上，进行气密封装，构成MCM。 通常，系统用户是以单芯片封装的形式从半导体厂家购入集成电路芯片，这样可以确保元件的功能，而且在封装状态下可进行老化处理，对初期不合格的元件进行筛选，保证质量。此层次中主要运用到HIC封装与MCM集成技术。,Level 3 指构成板或卡的装配工序，将多个完成层次2的单芯片封装和MCM,实装在PCB板等多层基板上，基板周边设有插接端子，用于与母板及其他板或卡的电气连接。Level 4 称为单元组装，将多个完成层次3的板或卡，搭载在称为母板的大型PCB板上，构成单元组件,Level 5 将多个单元构成框架，单元与单元间用布线或电缆相连接。Level 6 即总装。将多个架并排，架与架之间由布线或电缆相连接，由此构成大规模电子设备。 从电子封装工程的角度，一般称层次1为0级封装，层次2为1级封装，层次3为2级封装，层次4、5、6为3级封装,
