1、第8章 触发器和时序逻辑电路,8.1 双稳态触发器,8.2 寄存器,8.3 计数器,8.4 由555定时器组成的单稳态 触发器和无稳态触发器,本章要求,1. 掌握基本 RS、可控RS、 JK、D 触发器的逻辑功能、逻辑符号及不同结构触发器的动作特点;2. 掌握二进制计数器、十进制计数器的逻辑功能，会分析时序逻辑路;3. 学会使用本章所介绍的74LS290计数器;4.了解数码寄存器、移位寄存器的逻辑功能；5. 了解555集成定时器及由它组成的单稳态触发器和无稳态触发器的工作原理, 会分析其简单的应用电路。,第8章 触发器和时序逻辑电路,时序电路的基本单元为触发器,能够存储一位二进制信号的基本逻辑
2、单元电路统称为触发器。,电路的输出状态不仅取决于当时的输入信号，而且与电路原来的状态有关，当输入信号消失后，电路状态仍维持不变。这种具有存贮记忆功能的电路称为时序逻辑电路。,时序逻辑电路的特点：,下面介绍双稳态触发器，它是构成时序电路的基本单元。,8.1 双稳态触发器,特点： 1. 有两个稳定状态“0”态和“1”态； 2. 能根据输入信号将触发器置成“0”或“1”态； 3. 输入信号消失后，被置成的“0”或“1”态能保存下来，即具有记忆功能。分类：按逻辑功能 RS触发器、JK触发器、D触发器和T触发器。,双稳态触发器： 是一种具有记忆功能的逻辑单元电路，它能储存一位二进制码。,一、 RS 触发
3、器 基本RS触发器由两个与非门G1和G2交叉联接而成，Q和 是它的输出端，两者的逻辑状态应相反。因而这种触发器由两个稳定状态： 一个是Q=0， =1，称为复位状态（0态）； 另一个是Q=1， =0，称为置位状态（1态）。 相应的输入端分别称为直接复位端或直接置0端（ RD ），和直接置位端或直接置1端（SD）。 Q的状态规定为触发器的状态。 和 平时固定接高电位，处于1态；当加负脉冲后，由1态变为0态。,RD,SD,两互补输出端,1. 基本 RS 触发器,两输入端,反馈线,触发器输出与输入的逻辑关系,设触发器原态为“1”态。,1,0,1,0,设原态为“0”态,1,1,0,触发器保持“0”态不变
4、,复位,0,设原态为“0”态,1,1,0,0,设原态为“1”态,0,0,1,触发器保持“1”态不变,置位,1,设原态为“0”态,0,0,1,1,设原态为“1”态,0,0,1,触发器保持“1”态不变,1,1,0,若G1先翻转，则触发器为“0”态,“1”态,若先翻转,基本 RS 触发器状态表,逻辑符号,2. 可控 RS 触发器,基本R-S触发器,导引电路,时钟脉冲,R和S是置0和置1信号输入端。时钟脉冲CP:一种正脉冲来控制触发器的翻转时刻，是一种控制命令。通过导引电路来实现时钟脉冲对输入端R和S的控制。,当CP=0时,0,S，R 输入状态 不起作用。 触发器状态不变,当 CP = 1 时,1,打
5、开,触发器状态由S，R 输入状态决定。,打开,当 CP = 1 时,1,打开,(1) S=0, R=0,触发器状态由S，R 输入状态决定。,打开,1,1 0,0 1,(2) S = 0, R= 1,(3) S =1, R= 0,1,Q=1,Q=0,(4) S =1, R= 1,可控RS状态表,CP高电平时触发器状态由S、R确定,跳转,例：画出可控 RS 触发器的输出波形,可控 RS状态表,CP高电平时触发器状态由S、R确定,3、 JK触发器,1）.电路结构,从触发器,主触发器,反馈线,J、K是信号输入端，从触发器的S和R端即为主触发器的输出端。,2）. 工作原理,主触发器打开,主触发器状态由J
6、、K决定，接收信号并暂存。,从触发器封锁,从触发器状态保持不变。,CP,CP,状态保持不变,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,从触发器打开,主触发器封锁,CP,CP高电平时触发器接收信号并暂存 (即主触发器状态由 J、K决定，从触发器状态保持不变）。,要求CP高电平期间J、K的状态保持不变。,CP低电平时, 主触发器封锁, J、K不起作用,0,1,CP,CP,分析JK触发器的逻辑功能,(1)J=1, K=1,设触发器原态为“0”态,主从状态一致,CP,设触发器原态为“1”态,为“0”状态,J=1, K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功
7、能。,(1) J=1, K=1,跳转,CP,(2) J=0，K=1,设触发器原态为“1”态,设触发器原态为“0”态,CP,(3) J=1，K=0,设触发器原态为“0”态,设触发器原态为“1”态,CP,(4) J=0，K=0,设触发器原态为“0”态,CP,结论：,CP高电平时主触发器状态由J、K决定，从触发器状态不变。,3. JK触发器的逻辑功能,Qn,1,0 0,1 1,1 0,0,0 1,CP高电平时，主触发器状态由J、K决定，从触发器状态不变。,(保持功能),(置“0”功能),(置“1”功能),(计数功能),CP下降沿触发动作,例：JK 触发器工作波形,基本R-S触发器,导引电路,4、 D
8、 触发器,1.电路结构,反馈线,跳转,4、 D 触发器,2.逻辑功能,（1）D = 0,1,0,当CP = 0时,0,当CP= 1时,0,1,封锁,在CP= 1期间，触发器保持“0”不变,4、 D 触发器,2.逻辑功能,（1）D = 1,0,1,当CP= 0时,1,当CP= 1时,0,1,封锁,在CP= 1期间，触发器保持“1”不变,封锁,上升沿触发动作,CP上升沿前接收信号，上升沿时触发器翻转，( 其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1 =Dn；上升沿后输入 D不再起作用，触发器状态保持。 即(不会空翻),结论：,例：D 触发器工作波形图,5、 触发器逻辑功能的
9、转换,1. 将JK触发器转换为 D 触发器,仍为下降沿触发动作,2. 将JK触发器转换为 T 触发器,当J=K时，两触发器状态相同,3. 将 D 触发器转换为 T触发器,触发器仅具有计数功能,即要求来一个CP， 触发器就翻转一次。,8.3 寄存器,寄存器是数字系统常用的逻辑部件，它用来存放数码或指令等。它由触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，需要 n个触发器。,：存放数码,：不仅能存放数码而且能移位,按输入输出方式分,并行输入/并行输出,串行输入/并行输出,并行输入/串行输出,串行输入/串行输出,1、 数码寄存器,仅有寄存数码的功能。,清零,寄存指令,通常
10、由D触发器或R-S触发器组成,并行输入方式,寄存数码,触发器状态不变,清零,寄存指令,并行输出方式,&,&,&,&,Q,Q,Q,Q,状态保持不变,2、移位寄存器,不仅能寄存数码，还有移位的功能。,所谓移位，就是每来一个移位脉冲，寄存器中所寄存的数据就向左或向右顺序移动一位。,寄存数码,1.单向移位寄存器,D,1011,1,Q,1011,1,0,1,1,J,K,FF3,数据依次向左移动，称左移寄存器，输入方式为串行输入。,Q,Q,Q,数码输入,再输入四个移位脉冲，1011由高位至低位依次从Q3端输出。,串行输出方式,数码输入,左移寄存器波形图,1,1,1,1,1,1,0,待存数据,1011存入寄
11、存器,从Q3取出,四位左移移位寄存器状态表,1,2,3,1,0,1,并 行 输 出,再继续输入四个移位脉冲,从Q3端串行输出1011数码,右移移位寄存器,8.4 计数器,计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。,1、 二进制计数器,按二进制的规律累计脉冲个数，它是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。,1. 异步二进制加法计数器,异步计数器：计数脉冲CP不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换
12、的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。,二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0,脉冲数(CP),3位二进制（八进制）加法计数器状态表,从状态表可看出： 最低位触发器来 一个脉冲就翻转 一次，每个触发 器由 1变为 0 时， 要产生进位信号, 这个进位信号应 使相邻的高位触 发器翻转。,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.,三位异步二进制（八进制）加法计数器,在电路图中J、悬空表示J、K=1,下降沿触发翻转,当相邻低位触发
13、器由1变 0 时翻转,异步二进制加法器工作波形,每个触发器翻转的时间有先后，与计数脉冲不同步,2. 同步二进制加法计数器,异步二进制加法计数器线路联接简单。各触发器是逐级翻转，因而工作速度较慢。,同步计数器：计数脉冲同时接到各位触发器，各触发器状态的变换与计数脉冲同步。,同步计数器由于各触发器同步翻转，因此工作速度快。但接线较复杂。,二 进 制 数 Q2 Q1 Q0,0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0,脉冲数(CP),二进制加法计数器状态表,最低位触发器FF0每来一个脉冲就翻转一次；,FF1：当
14、Q0=1时，再来一个脉冲则翻转一次；,FF2：当Q0=Q1= 1时，再来一个脉冲则翻转一次。,四位二进制（十六进制）加法计数器的状态表,四位二进制（十六进制）同步加法计数器级间连接的逻辑关系,由J、K端逻辑表达式，可得出四位同步二进制计数器的逻辑电路。,触发器翻转条件,J、K端逻辑表达式,J、K端逻辑表达式,FF0,每输入一C翻一次,FF1,FF2,FF3,J0 =K0 =1,Q0 =1,J1 =K1 = Q0,Q1 = Q0 = 1,J2 =K2 = Q1 Q0,Q2 = Q1 = Q0 = 1,J3 =K3= Q2 Q1 Q0,（加法）,（减法）,计数脉冲同时加到各位触发器上，当每个CP脉
15、冲到来后触发器状态是否改变要看J、K的状态。,由主从型 JK 触发器组成的同步四位二进制加法计数器,74LS161型四位同步二进制计数器,(a) 外引线排列图； (b) 逻辑符号,同步并行置数控制端(与CP配合工作),低电平有效.,EP,ET:计数控制端,高电平有效即当两者均为高电平时,计数74LS160型同步十进制计数器功能表与74LS161相同。,2、 十进制计数器,十进制计数器： 计数规律：“逢十进一”。它是用四位二进制数表示对应的十进制数，所以又称为二-十进制计数器。,四位二进制可以表示十六种状态，为了表示十进制数的十个状态，需要去掉六种状态，具体去掉哪六种状态，有不同的安排，这里仅介
16、绍广泛使用 8421编码的十进制计数器。,1.同步十进制计数器,十进制加法计数器状态表,十进制同步加法计数器,十进制计数器工作波形,常用74LS160型同步十进制加法计数器, 其外引脚排列及功能表与74LS161型计数器相同。,74LS160型同步十进制计数器,(a) 外引线排列图； (b) 逻辑符号,同步并行置数控制端(与CP配合工作),低电平有效.,EP,ET:计数控制端,高电平有效即当两者均为高电平时,计数74LS160型同步十进制计数器功能表与74LS161相同。,2. 异步十进制计数器,(1) 74LS290型二-五-十进制计数器,逻辑功能及外引线排列,（1） R01 、 R02 ：
17、 置“0”输入端,逻辑功能,逻辑功能及外引线排列,（2） S91 、 S92 ： 置“9”输入端,逻辑功能,逻辑功能及外引线排列,(3)计数功能,0,0,0,0,1,1,0,0,1,1,74LS290型计数器功能表,输 入,输 出,Q2,Q3,Q1,Q0,1,1,0,1,1,0,1,1,R01,S92,S91,R02,有任一为“0”,有任一为“0”,计数,置9,例:分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。（P320-321）,解：1. 写出各触发器 J、K端和CP端的逻辑表达式,解：当初始状态为“000”时， 各触发器J、K端和C端的电平为,由表可知，经5个脉冲循环一
18、次，为五进制计数器。,2.列写状态转换表，分析其状态转换过程,CP1= Q0,由于计数脉冲没有同时加到各位触发器上，所以为异步计数器。,异步五进制计数器工作波形,8421异步十进制计数器,计数状态,(2) 74LS290的应用,异步五进制计数器,工作波形,如何构成 N进制计数器,1. 清零法（反馈置“0”法）：当满足一定的条件时，利用计数器的复位端强迫计数器清零, 重新开始新一轮计数。 利用反馈置“0”法可用已有的计数器得出小于原进制的计数器。 例：用一片74LS290可构成十进制计数器，如将十进制计数器适当改接, 利用其清零端进行反馈清零，则可得出十以内的任意进制计数器。,用一片74LS29
19、0构成十以内的任意进制计数器,例：六进制计数器,例：六进制计数器,当状态 0110（6）出现时，将 Q2=1，Q1=1 送到复位端 R01和R02，使计数器立即清零。状态 0110仅瞬间存在。,74LS290为异步清零的计数器,反馈置“0”实现方法:,六进制计数器,S92,S91,Q3,Q0,Q2,Q1,R01,R02,CP1,CP0,计数脉冲,计数器清零,七进制计数器,当出现 0110（6）时，应立即使计数器清零，重新开始新一轮计数。,当出现 0111(7)时，计数器立即清零，重新开始新一轮计数。,计数器清零,例1、用两片74LS290型二-五-十进制 计数器连成六十进制计数器,个位为十进制
20、，十位为六进制。个位的最高位 Q3 接十位的 CP0 ，个位十进制计数器经过十个脉冲循环一次，每当第十个脉冲来到后 Q3由 1 变为 0，相当于一个下降沿，使十位六进制计数器计数。经过六十个脉冲，个位和十位计数器都恢复为 0000。,用二片74LS290构成100以内的计数器,习题21.3.9 二十四进制计数器,0010(2),0100(4),十位,个位,74LS160型同步十进制计数器,(a) 外引线排列图； (b) 逻辑符号,同步并行置数控制端(与CP配合工作),低电平有效.,EP,ET:计数控制端,高电平有效即当两者均为高电平时,计数74LS160型同步十进制计数器功能表与74LS161
21、相同。,2. 置数法：（P323）以七进制计数器为例,+5V,21.5 由 555定时器组成的单稳态触发器和无稳态触发器,555定时器是一种将模拟电路和数字电路集成于一体的电子器件。用它可以构成单稳态触发器、无稳态触发器(多谐振荡器)等多种电路。 555定时器在工业控制、定时、检测、报警等方面有广泛应用。,21.5.1 555定时器,1. 分压器：由三个等值电阻构成,2. 比较器：由电压比较器C1和C2构成,3.基本 R-S触发器(由与非门组成）,4. 放电晶体管T,VA,VB,输出端,电压控制端,高电平触发端,低电平触发端,放电端,复位端,UCC,分压器,比较器,基本R-S触发器,放电管,调
22、转,地,比较结果,1/3 UCC,不允许,2/3 UCC,综上所述，555功能表为：,单稳态触发器只有一个稳定状态(即Q=0）。在未加触发脉冲前，电路处于稳定状态（Q=0）；在触发脉冲（负脉冲）作用下，电路由稳定状态(“0”态）翻转为暂稳定状态（“1”态），停留一段时间后，电路又自动返回稳定状态（“0”态)。,暂稳定状态的长短，取决于电路的参数，与触发脉冲无关。tp =RC ln3=1.1RC,21.5.2 由555定时器组成的单稳态触发器,单稳态触发器一般用做定时、整形及延时。,由555定时器组成的单稳态触发器,(地),接通电源,2/3 UCC,0,1,1,Q=0,导通,1,稳定状态,C,R
23、,由555定时器组成的单稳态触发器,(地),Q=1,截止,暂稳状态,0,0,2/3 UCC,Q=1,0,1,稳定状态,C,R,T导通，C通过T放电,uC 0,接通电源,上升到2/3 UCC,因此暂稳态的长短取决于RC时间常数,例1：单稳态触发器构成定时检测,21.5.3 由555定时器组成的多谐振荡器,多谐振荡器是一种无稳态触发器，接通电源后不需外加触发信号，就能产生矩形波输出。由于矩形波中含有丰富的谐波，故称为多谐振荡器。,多谐振荡器是一种常用的脉冲波形发生器,触发器和时序电路中的时钟脉冲一般是由多谐振荡器产生的。,555定时器功能表,由555定时器组成的多谐振荡器,接通电源,通电前uC=0
24、,1,2/3 UCC,C充电,C放电,1,1/3 UCC,C,R,接通电源,C充电,C放电,振荡周期,振荡频率,输出波形的占空比,例1.已 知 逻 辑 电 路 图 及C 脉 冲 的 波 形 ， 试 写 出 各 触 发 器J，K 端 的,逻 辑 式 并 列 出 各 Q 的 状 态 表（设 触发器的 初 始 状 态 均 为“0”）。,解:,各触发器J,K端的逻 辑 式 :,状态表,各触发器J,K端的逻 辑 式 :,例2.逻 辑 电 路 如 图 所 示，各 触 发 器 的 初 始 状 态 为 零， 已 知,D，C 的 波 形， 试 画 出 输 出,的 波 形。,解:,D触发器:,主从JK触发器:,例3.试用清零法将一片74LS290型二五十进制计数器联成七进制计数器。,（1）画出电路图 （2）写出状态循环图。,74LS290,解(1)电路图如下:,74LS290,&,(2) 状态循环图为:,0000,0001,0010,0011,0100,0101,0110,0111,
