1、目 录第 1 章 数 字 逻 辑 概 论1 .1 复 习 笔 记1 .2 课 后 习 题 详 解1 .3 名 校 考 研 真 题 详 解第 2 章 逻 辑 代 数 与 硬 件 描 述 语 言 基 础2 .1 复 习 笔 记2 .2 课 后 习 题 详 解2 .3 名 校 考 研 真 题 详 解第 3 章 逻 辑 门 电 路3 .1 复 习 笔 记3 .2 课 后 习 题 详 解3 .3 名 校 考 研 真 题 详 解第 4 章 组 合 逻 辑 电 路4 .1 复 习 笔 记4 .2 课 后 习 题 详 解4 .3 名 校 考 研 真 题 详 解第 5 章 锁 存 器 和 触 发 器5 .1 复
2、 习 笔 记5 .2 课 后 习 题 详 解5 .3 名 校 考 研 真 题 详 解第 6 章 时 序 逻 辑 电 路6 .1 复 习 笔 记6 .2 课 后 习 题 详 解6 .3 名 校 考 研 真 题 详 解第 7 章 存 储 器 、 复 杂 可 编 程 器 件 和 现场 可 编 程 门 阵 列7 .1 复 习 笔 记7 .2 课 后 习 题 详 解7 .3 名 校 考 研 真 题 详 解第 8 章 脉 冲 波 形 的 变 换 与 产 生8 .1 复 习 笔 记8 .2 课 后 习 题 详 解8 .3 名 校 考 研 真 题 详 解第 9 章 数 模 与 模 数 转 换 器9 .1 复
3、习 笔 记9 .2 课 后 习 题 详 解9 .3 名 校 考 研 真 题 详 解第 1 0 章 数 字 系 统 设 计 基 础1 0 .1 复 习 笔 记1 0 .2 课 后 习 题 详 解1 0 .3 名 校 考 研 真 题 详 解第1章数字逻辑概论1 .1复习笔记一、模拟信号与数字信号1模拟信号和数字信号（1）模拟信号在时间上连续变化，幅值上也连续取值的物理量称为模拟量，表示模拟量的信号称为模拟信号，处理模拟信号的电子电路称为模拟电路。（2）数字信号与模拟量相对应，在一系列离散的时刻取值，取值的大小和每次的增减都是量化单位的整数倍，即时间离散、数值也离散的信号。表示数字量的信号称为数字信
4、号，工作于数字信号下的电子电路称为数字电路。（3）模拟量的数字表示对模拟信号取样，通过取样电路后变成时间离散、幅值连续的取样信号；对取样信号进行量化即数字化；对得到的数字量进行编码，生成用0和1表示的数字信号。2数字信号的描述方法（1）二值数字逻辑和逻辑电平在数字电路中，可以用0和1组成的二进制数表示数量的大小，也可以用0和1表示两种不同的逻辑状态。在电路中，当信号电压在3 .55 V范围内表示高电平；在01 .5 V范围内表示低电平。以高、低电平分别表示逻辑1和0两种状态。（2）数字波形数字波形的两种类型非归零码：在一个时间拍内用高电平代表1，低电平代表0。归零码：在一个时间拍内有脉冲代表1
5、，无脉冲代表0。周期性和非周期性周期性数字波形常用周期T和频率f来描述。脉冲波形的脉冲宽度用表示，所以占空比实际数字信号波形在实际的数字系统中，数字信号并不理想。当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。图1 -1为非理想脉冲波形。图1 -1 非理想脉冲波形时序图：表示各信号之间时序关系的波形图称为时序图。二、数制1十进制以1 0为基数的计数体制称为十进制，其计数规律为“逢十进一”。任意十进制可表示为：式中，可以是09中任何一个数字。如果将上式中的1 0用字母R代替，则可以得到任意进制数的表达式：2二进制（1）二进制的表示方法以2为基数的计数体制称
6、为二进制，其只有0和1两个数码，计数规律为“逢二进一”。任意二进制可表示为：，即二进制数转换为十进制数的转换公式。式中，可以是0或1。（2）二进制的优缺点优点：二进制的数字装置简单可靠，所用元件少；基本运算规则简单，运算操作方便。缺点：用二进制表示一个数时，位数多。（3）二进制数的波形表示二值数据常用数字波形来表示，用高、低电平表示1、0。（4）二进制数据的传输二进制数据从一处传输到另一处，可以采用串行或并行的方式：串行传输是逐位传送，所需设备简单，但速度相对较慢。并行传输是一组数据同时传送，传输速度快，但需要的传输线和部件较多。3十-二进制之间的转换（1）整数部分将十进制整数每除以一次2，就
7、可根据余数得到二进制数的1位数字。因此，只要连续除以2直到商为0，就可由所有的余数求出二进制数。以十进制数(3 7 )D转换为二进制数为例。（2）小数部分将十进制小数乘以2，每次除去上次所得积中的整数所剩的小数再乘以2，直到满足误差要求进行“四舍五入”为止。以十进制数(0 .7 0 6 )D转换为二进制数为例。 4十六进制和八进制（1）十六进制以1 6为基数的计数体制称为十六进制，分别为0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F，其计数规律为“逢十六进一”。（2）十六-二进制之间转换以小数点为基准，整数部分从右到左每4位一组，不足4位的在高位补0；小数部分从左到右每4位一组
8、，不足4位的在低位补0。每4位一组的二进制数就表示1位十六进制数。以二进制数(0 1 0 1 1 1 1 0 .1 0 1 1 0 0 1 0 )2转换为十六进制数为例。十六进制转换为二进制，将每位十六进制数用4位二进制数代替即可得到相应的二进制数。（3）八进制以8为基数的计数体制称为八进制，其计数规律为“逢八进一”。任意八进制可表示为：。（4）八-二进制之间转换可将3位二进制数分为一组，对应于1位八进制数。以二进制数(0 1 0 0 1 1 .1 0 1 0 1 0 )2转换为八进制数为例。（5）其他进制间转换十进制数转换为十六进制数，可先将十进制数转换为二进制数，再由二进制数转换为十六进制
9、数。十进制、二进制、八进制及十六进制之间的关系对照如表1 -1所示。更多各类考试资料 v：344647 公众号：顺通考试资料 表1 -1 几种数制之间的关系对照表三、二进制数的算术运算1无符号二进制数的算术运算（1）二进制加法无符号二进制数的加法规则：0 +00，0 +11，1 +11 0，方框中的1为进位数。（2）二进制减法无符号二进制数的减法规则：0 -00，1 -10，1 -01，0 -11 1，方框中的1为借位数。（3）乘法运算和除法运算乘法运算是由左移被乘数和加法运算组成的；除法运算是由右移被除数和减法运算组成的。2带符号二进制数的减法运算负数的运算需要用有符号的二进制数表示。在定点
10、运算的情况下，二进制数的最高位表示符号位，其中，0表示正数，1表示负数，其余部分为数值位。将负数用补码表示，以便将减法运算变为加法运算。（1）二进制数的补码表示补码或反码的最高位为符号位，其中，0表示正数，1表示负数。当二进制数为正数时，其补码、反码与原码相同。当二进制数为负数时，将原码的数值位逐位求反，然后在最低位加1得到补码。对于n位带符号的二进制数的原码、反码和补码的数值范围分别为：原码 反码 补码 （2）二进制补码的减法运算二进制数减法运算的原理是减去一个正数相当于加上一个负数，即A-BA+(-B)，对（-B）求补码，然后进行加法运算。二进制补码的加法运算应注意被加数补码与加数补码的位
11、数相等，即让两个二进制数补码的符号位对齐。乘法和除法可以采用移位和加法或减法的组合完成。（3）溢出当运算结果超出了数值位表示的范围时就会产生溢出。解决办法：进行位扩展溢出的判断：当最高位的进位与和数的符号位相反时，运算结果是错误的，产生溢出。四、二进制代码1二-十进制码用4位二进制数表示1位十进制数中09，简称BCD码。（1）8 4 2 1 BCD码有权码，即0 0 0 0（0）1 0 0 1（9），高位到低位的权分别为8、4、2、1。（2）2 4 2 1码有权码，高位到低位的权分别为2、4、2、1。（3）5 4 2 1码有权码，高位到低位的权分别为5、4、2、1。（4）余3码自补码，也是无权
12、码，每一位没有权值，但其编码可以由8 4 2 1码加3（0 0 1 1）得出。（5）余3循环码无权码，任意两个相邻代码之间仅有1位取值不同。可以看成是将格雷码首尾各3种状态去掉而得。2格雷码格雷码是一种无权码，它也具有相邻性，即两个相邻代码之间仅有1位取值不同，因而常用于将模拟量转换成用连续二进制数序列表示数字量的系统中。3ASCII码ASCII码是目前国际上最通用的一种字符码。它是用7位二进制码来表示1 2 8个十进制数、英文大小写字母、控制符、运算符及特殊符号。五、二值逻辑变量与基本逻辑运算当0和1表示逻辑状态时，两个二进制数码按照某种指定的因果关系进行的运算称为逻辑运算。1与运算只有当一
13、件事的几个条件全部具备之后，这件事才发生。这种关系称为与逻辑，如图1 -2所示。图1 -2 与逻辑运算(a)电路图 (b )矩形符号 (c)特异形符号2或运算只要一件事情的几个条件中有一个条件得到满足，这件事就会发生。这种关系称为或逻辑，如图1 -3所示。图1 -3 或逻辑运算(a)电路图 (b )矩形符号 (c)特异形符号3非运算：一件事情的发生是以其相反的条件为依据。这种逻辑关系称为非逻辑，如图1 -4所示。图1 -4 非逻辑运算(a)电路图 (b )矩形符号 (c)特异形符号4几种常用的逻辑运算（1）与非：由与运算和非运算组合在一起，其符号如图1 -5所示。（2）或非：由或运算和非运算组
14、合在一起，其符号如图1 -6所示。（3）异或：当两个输入信号相同时，输出为0；当两个输入信号不同时，输出为1，其符号如图1 -7所示。（4）同或：当两个输入信号相同时，输出为1；当两个输入信号不同时，输出为0，其符号如图1 -8所示。 图1 -5 与非逻辑符号 图1 -6 或非逻辑符号(a)矩形符号 (b )特异形符号 (a)矩形符号 (b )特异形符号 图1 -7 异或逻辑符号 图1 -8 同或逻辑符号(a)矩形符号 (b )特异形符号 (a)矩形符号 (b )特异形符号六、逻辑函数及其表示方法1真值表将输入变量所有取值对应的输出值找出来，列成表格，即可得到真值表。2逻辑表达式用与、或、非等
15、运算组合起来，表示逻辑函数和逻辑变量之间关系的逻辑代数式。3逻辑图用与、或、非等逻辑符号表示逻辑函数中各变量之间的逻辑关系所得到的图形称为逻辑图。4波形图用输入端在不同逻辑信号作用下所对应的输出信号的波形图，表示电路的逻辑关系。上述四种不同的表示方法所描述的是同一逻辑函数，因此它们之间有着必然的联系，可以从一种表示方法，得到其他表示方法。1 .2课后习题详解11 数字电路与数字信号11 .1 试以教材表1 .1 .1所列的数字集成电路的分类为依据，指出下列IC器件属于何种集成度器件：(1 )微处理器；(2 )计数器；(3 )加法器；(4 )逻辑门；(5 )4兆位存储器。解：由教材表1 .1 .
16、1可知，(1 )、(5 )属于超大规模集成电路；(2 )、(3 )属于中规模集成电路；(4 )属于小规模集成电路。11 .2 一数字信号波形如图1 -9所示，试问该波形所代表的二进制数是什么?图1 -9解：低电平用0表示，高电平用1表示，则图1 -9所示波形用二进制可表示为：0 1 0 1 1 0 1 0 0。11 .3 试绘出下列二进制数的数字波形，设逻辑1的电压为5 V，逻辑0的电压为0 V。(1 )0 0 1 1 0 0 1 1 0 0 1 1 (2 )0 1 1 1 0 1 0 (3 )1 1 1 1 0 1 1 1 0 1解：0表示低电平，1表示高电平，且左高位右低位，则数字波形如图
17、1 -1 0所示。图1 -1 011 .4 一周期性数字波形如图1 -1 1所示，试计算：(1 )周期；(2 )频率；(3 )占空比。图1 -1 1解：由图1 -1 1可知该波形为周期性数字波形，则有周期：T1 1 ms1 ms 1 0 ms（两相邻上升沿之差）；频率：f1 /T1 0 0 Hz；占空比：。12 数制12 .1 一数字波形如图1 -1 2所示，时钟频率为4 k Hz，试确定：(1 )它所表示的二进制数；(2 )串行方式传送8位数据所需要的时间；(3 )以8位并行方式传送数据时需要的时间。图1 -1 2解：（1）该波形所代表的二进制数为0 0 1 0 1 1 0 0；（2）串行方
18、式传送8位数据共需要8个时钟周期，2 ms；（3）并行方式传送8位数据共需要1个时钟周期，0 .2 5 ms。12 .2 将下列十进制数转换为二进制数、八进制数和十六进制数(要求转换误差不大于2 -4 )：(1 )4 3 (2 )1 2 7 (3 )2 5 4 .2 5 (4 )2 .7 1 8解：十进制整数转化为二进制数采用“除2取余”法，十进制小数转换为二进制采用“乘2取整”法。相应的八进制和十进制可通过二进制转换。以（3）2 5 4 .2 5为例：(1 )（4 3）D（1 0 1 0 1 1）B（5 3）O（2 B）H；(2 )（1 2 7）D（1 1 1 1 1 1 1）B(1 7 7
19、 )O(7 F)H；(3 )(2 5 4 .2 5 )D(1 1 1 1 1 1 1 0 .0 1 )B(3 7 6 .2 )O(FE.4 )H；(4 )(2 .7 1 8 )D(1 0 .1 0 1 1 0 1 1 1 )B(2 .5 6 )O(2 .B)H。12 .3 将下列二进制数转换为十六进制数：(1 )(1 0 1 0 0 1 )B (2 )(1 1 .0 1 1 0 1 )B解：(1 )（1 0 1 0 0 1）B（0 0 1 0 1 0 0 1）B（2 9）H；(2 )（1 1 .0 1 1 0 1）B（0 0 1 1 .0 1 1 0 1 0 0 0）B（3 .6 8）H。12
20、 .4 将下列十进制数转换为十六进制数(要求转换误差不大于1 6 -4 )：(1 )(5 0 0 )D (2 )(5 9 )D (3 )(0 .3 4 )D (4 )(1 0 0 2 .4 5 )D解：先将十进制整数转化为二进制，然后转换成十六进制数。对于十进制小数转化成十六进制，采用乘1 6取整的办法。(1 )（5 0 0）D（1 1 1 1 1 0 1 0 0）B（1 F4）H；(2 )（5 9）D（1 1 1 0 1 1）B（3 B）H；(3 )（0 .3 4）D（0 .5 7 0 A）H；(4 )（1 0 0 2）D（1 1 1 1 1 0 1 0 1 0）B（3 EA）H （0 .4
21、 5）D（0 .7 3 3 3）H故（1 0 0 2 .4 5）D（3 EA.7 3 3 3）H。12 .5 将下列十六制数转换为二进制数：(1 )(2 3 F.4 5 )H (2 )(A0 4 0 .5 1 )H解：(1 )（2 3 F.4 5）H（0 0 1 0 0 0 1 1 1 1 1 1 .0 1 0 0 0 1 0 1）B；(2 )（A0 4 0 .5 1）H(1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 .0 1 0 1 0 0 0 1 )B。12 .6 将下列十六进制数转换为十进制数：(1 )(1 0 3 .2 )H (2 )(A4 5 D.0 BC)H解：(
22、1 )；同理（2）。13 二进制的算术运算13 .1 写出下列二进制数的原码、反码和补码：(1 )(+1 1 1 0 )B (2 )(+1 0 1 1 0 )B (3 )(-1 1 1 0 )B (4 )(-1 0 1 1 0 )B解：正数的反码、补码与原码相同，负数的反码等于原码的数值位逐位取反，负数的补码等于反码加1。（1）（2）（3），（4），13 .2 写出下列有符号二进制补码所表示的十进制数：(1 )0 0 1 0 1 1 1 (2 )1 1 1 0 1 0 0 0解：（1）0 0 1 0 1 1 1为正数，正数的补码与原码相同，所以。（2）1 1 1 0 1 0 0 0为负数补码，
23、将其还原成二进制数为，十进制表示为。13 .3 试用8位二进制补码计算下列各式，并用十进制数表示结果：(1 )1 29 (2 )1 13 (3 )-2 92 5 (4 )-1 2 03 0解：（1）1 29补+1 2补+9补。0 0 0 0 1 1 0 0 +0 0 0 0 1 0 0 10 0 0 1 0 1 0 1(2 1 )D；（2）1 13补+1 1补-3补 0 0 0 0 1 0 1 11 1 1 1 1 1 0 10 0 0 0 1 0 0 0（舍弃进位）(8 )D；（3）-2 92 5补-2 9补-2 5补 1 1 1 0 0 0 1 1 +1 1 1 0 0 1 1 11 1
24、0 0 1 0 1 0（舍弃进位）(-5 4 )D；（4）-1 2 03 0补-1 2 0补+3 0补 1 0 0 0 1 0 0 00 0 0 1 1 1 1 01 0 1 0 0 1 1 0(-9 0 )D。14 二进制代码14 .1 将下列十进制数转换为8 4 2 1 BCD码：(1 )4 3 (2 )1 2 7 (3 )2 5 4 .2 5 (4 )2 .7 1 8解：十进制的每一位都用8 4 2 1 BCD码表示即可。(1 )(4 3 )D(0 1 0 0 0 0 1 1 )BCD；(2 )(1 2 7 )D(0 0 0 1 0 0 1 0 0 1 1 1 )BCD；(3 )(2 5
25、 4 .2 5 )D(0 0 1 0 0 1 0 1 0 1 0 0 .0 0 1 0 0 1 0 1 )BCD；(4 )(2 .7 1 8 )D(0 0 1 0 .0 1 1 1 0 0 0 1 1 0 0 0 )BCD。14 .2 将下列数码作为自然二进制数或8 4 2 1 BCD码时，分别求出相应的十进制数：(1 )1 0 0 1 0 1 1 1 (2 )1 0 0 0 1 0 0 1 0 0 1 1 (3 )0 0 0 1 0 1 0 0 1 0 0 1 (4 )1 0 0 0 0 1 0 0 .1 0 0 1 0 0 0 1解：(1 )(1 0 0 1 0 1 1 1 )B2 0 +
26、2 1 +2 2 +2 4 +2 7(1 5 1 )D(1 0 0 1 0 1 1 1 )BCD(1 0 0 1 0 1 1 1 )BCD(9 7 )D(2 )(1 0 0 0 1 0 0 1 0 0 1 1 )B2 0 +2 1 +2 4 +2 7 +2 1 1(2 1 9 5 )D(1 0 0 0 1 0 0 1 0 0 1 1 )BCD(1 0 0 0 1 0 0 1 0 0 1 1 )BCD(8 9 3 )D(3 )(0 0 0 1 0 1 0 0 1 0 0 1 )B2 0 +2 3 +2 6 +2 8(3 2 9 )D(0 0 0 1 0 1 0 0 1 0 0 1 )BCD(0
27、0 0 1 0 1 0 0 1 0 0 1 )BCD(1 4 9 )D（4）（1 0 0 0 0 1 0 0 .1 0 0 1 0 0 0 1）B(1 3 2 .5 7 )D（1 0 0 0 0 1 0 0 .1 0 0 1 0 0 0 1）BCD(8 4 .9 1 )D14 .3 试用十六进制数写出下列字符的ASC码的表示：(1 )+ (2 ) (3 )y o u (4 )4 3解：各个字符的ASC码的表示如表1 -1所示。表1 -116 逻辑函数及其表示方法16 .1 在图1 -1 3中，已知输入信号A、B的波形，画出各门电路输出L的波形。图1 -1 3解：（1）只有当AB1时，L0，否则
28、L输出高电平；L波形图如图1 -1 4（a）所示。（2）当AB的输入不同时，L1，否则输出低电平；L的波形图如图1 -1 4（b）所示。（a） （b）图1 -1 41 .3名校考研真题详解一、填空题(1 0 1 0 0 0 1 1 .1 1 )2( )1 0( )8 4 2 1 BCD。电子科技大学2 0 0 9研【答案】1 6 3 .7 5；0 0 0 1 0 1 1 0 0 0 1 1 .0 1 1 1 0 1 0 1【解析】二进制转换为十进制公式：，再由十进制数的每位数对应写出BCD8 4 2 1码。二、选择题1十进制数(-6 )1 0的补码是( )。(连符号位在内取6位)电子科技大学2
29、 0 0 6研A(1 1 1 0 0 1 )2 B(1 1 0 0 1 1 )2C(1 1 0 1 0 0 )2 D(1 1 1 0 1 0 )2【答案】D【解析】6的原码为1 0 0 1 1 0，反码为1 1 1 0 0 1，补码为1 1 1 0 1 0。2十进制数(2 6 .6 2 5 )1 0的二进制数是（）。北京科技大学2 0 1 1研A(1 1 0 1 0 .1 0 1 )2 B(1 0 0 1 0 .1 0 1 )2C(1 1 0 0 1 .1 0 1 )2 D(1 1 0 1 0 .1 0 0 )2【答案】A【解析】整数部分2 6除2求余后倒排得1 1 0 1 0，小数部分0 .
30、6 2 5乘2取整后顺排得0 .1 0 13无符号二进制数的等值八进制数是（）。成都理工大学2 0 0 6研【答案】(1 5 .5 4 )8【解析】(1 1 0 1 .1 0 1 1 )2(0 0 1 1 0 1 .1 0 1 1 0 0 )2(1 5 .5 4 )8三、分析计算题1列表写出和的原码、反码和补码(含符号位取8位)。华南理工大学大学2 0 0 6研解：(+9 6 )1 0 （0 1 1 0 0 0 0 0）原码 （0 1 1 0 0 0 0 0）反码 （0 1 1 0 0 0 0 0）补码第2章逻辑代数与硬件描述语言基础2 .1复习笔记一、逻辑代数1逻辑代数的基本定律和恒等式由逻
31、辑与、或、非三种基本运算法则可推导出常用逻辑代数基本定律和恒等式，如表2 -1所示。表2 -1 逻辑代数定律、定理和恒等式2逻辑代数的基本规则（1）代入规则在任何一个逻辑等式中，如果将等式两边出现的某变量A，都用一个函数代替，则等式依然成立，这个规则称为代入规则。（2）反演规则将原函数中的与换成或，或换成与；再将原变量换为非变量，非变量换为原变量；并将1换成0，0换成1，所得的逻辑函数式就是原函数的非函数，这个规则称为反演规则。运用反演规则时应注意：保持原来的运算优先级，即先进行与运算，后进行或运算，并注意优先考虑括号内的运算；对于反变量以外的非号应保持不变。（3）对偶规则将原函数中的与换成或
32、，或换成与；1换成0，0换成1，所得的逻辑函数式就是原函数的对偶式，这个规则称为对偶规则。3逻辑函数的代数化简法（1）逻辑函数的最简与-或表达式逻辑函数化简就是要消去与-或表达式中多余的乘积项和每个乘积项中多余的变量，以得到逻辑函数的最简与-或表达式。有了最简表达式后，再用公式变换就可得到其他类型的函数式。（2）逻辑函数的化简方法常用的有代数法和卡诺图法。代数法就是运用逻辑代数的基本定律和恒等式对逻辑函数进行化简。以下为常用的方法：并项法利用的公式，将两项合并成一项，并消去一个变量。吸收法利用的公式，消去多余的项AB，根据代入规则，A、B可以是任何一个复杂的逻辑式。消去法利用，消去多余的因子。
33、配项法先利用，增加必要的乘积项，再用并项或吸收的办法使项数减少。二、逻辑函数的卡诺图化简法由代数法化简后得到的逻辑表达式是否为最简式较难判断，而卡诺图法可以比较简便地得到最简的逻辑表达式。1最小项的定义及其性质（1）最小项的意义n个变量X1、X2、Xn的最小项是n个因子的乘积，每个变量都以它的原变量或非变量的形式在乘积项中出现，且仅出现一次。（2）最小项的性质对于任意一个最小项，输入变量只有一组取值使得它的值为1，而在变量取其他各组值时，这个最小项的值都是0；不同的最小项，使它的值为1的那一组输入变量取值也不同；对于输入变量的任一组取值，任意两个最小项的乘积为0；对于输入变量的任一组取值，全体
34、最小项之和为1。（3）最小项的编号最小项通常用mi表示，下标i即最小项编号，用十进制数表示。将最小项中的原变量用1表示，非变量用0表示，可得到最小项的编号，如表2 -2所示。表2 -2 三变量最小项编号2逻辑函数的最小项表达式利用逻辑代数的基本公式，可以把任意一个逻辑函数化成若干个最小项之和的形式，称为最小项表达式。求解最小项表达式的步骤：（1）多次利用摩根定律去掉非号，直至最后得到一个只在单个变量上有非号的表达式；（2）利用分配律消去括号，直至得到一个与-或表达式；（3）在所得式子中，利用配项法使每一项中包含所有变量，即最小项形式。任意一个逻辑函数经过变换，都能表示成唯一的最小项表达式。3用
35、卡诺图表示逻辑函数（1）卡诺图的引出一个逻辑函数的卡诺图是将此函数的最小项表达式中的各最小项相应地填入一个特定的方格图中，此方格图称为卡诺图。卡诺图“折叠展开”的法则：新增加的方格按展开方向应标以新变量；新的方格内最小项编号应为展开前对应方格编号加2 n -1。（2）卡诺图的特点各小方格对应于各变量不同的组合，且上下左右在几何上相邻的方格内只有一个因子有差别，这个重要特点称为卡诺图化简逻辑函数的主要依据。需要指出，卡诺图水平方向同一行里，最左端和最右端的方格具有相邻性，垂直方向同一列里最上端和最下端两个方格也是相邻的。（3）卡诺图的简化表示法在卡诺图中用0、1表示非变量和原变量，所有变量的每组
36、取值，与方格内的最小项编号一一对应。（4）已知逻辑函数画卡诺图当逻辑函数为最小项表达式时，在卡诺图中找出和表示式中最小项对应的小方格填上1，其余的小方格填上0，就可以得到相应的卡诺图。当逻辑函数的表达式为其他形式时，可将其变换为最小项表达式后，再作出卡诺图。4用卡诺图化简逻辑函数（1）化简的依据卡诺图具有循环邻接的特性，若图中两个相邻的方格均为1，则这两个相邻最小项的和将消去一个变量。若卡诺图中4个相邻的方格为1，则这4个相邻的最小项之和将消去2个变量。同理，8个相邻的方格为1可消去3个变量。（2）化简的步骤用卡诺图化简逻辑函数的步骤如下：将逻辑函数写成最小项表达式；按最小项表达式填卡诺图，凡
37、式中包含了的最小项，其对应方格填1，其余方格填0；合并最小项，即将相邻的1方格圈成一组（包围圈），每一组含2 n个方格，对应每个包围圈写成一个新的乘积项；将所有包围圈对应的乘积项相加。画包围圈时应遵循的原则：包围圈内的方格数必定是2 n个，n等于0、1、2、3、；相邻方格包括上下底相邻、左右边相邻和四角相邻；同一方格可以被不同的包围圈重复包围，但新增包围圈中一定要有新的方格，否则该包围圈为多余；包围圈内的方格数要尽可能多，包围圈的数目要尽可能少。（3）具有无关项的化简在真值表内对应于变量的某些取值下，函数的值可以是任意的，或者这些变量的取值根本不会出现，这些变量取值所对应的最小项称为无关项或任
38、意项。无关项的意义在于，它的值可以取0或1，具体取什么值，可以根据使函数尽量得到简化而定。2 .2课后习题详解21 逻辑代数21 .1 用真值表证明下列恒等式：(1 )(A B) CA (B C)(2 )(A+B)(A+C)A+BC(3 )证明 首先分别写出等式左右两边的真值表。（1）表2 -3则有。（2）表2 -4则有(A+B)(A+C)A+BC。（3） 表2 -5则有。21 .2 写出三变量的摩根定理表达式，并用真值表验证其正确性。解：设三表量为ABC，则摩根定理可表示为：。各个表达式的真值表如表2 -6所示。表2 -6等式成立。21 .3 用逻辑代数定律证明下列等式：证明：(1 )(2
39、)(3 ) 21 .4 用代数法化简下列各式：(1 )AB(BC+A) (2 )解：(1 )(2 )(3 )(4 )(5 )(6 )(7 )(9 )(1 0 ) 21 .5 将下列各式转换成与-或形式：解：(1 )(2 )(3 )21 .6 已知逻辑函数表达式为，画出实现该式的逻辑电路图，限使用非门和二输入与非门。解：本题有多种组合方式，以其中的一种说明。，逻辑电路图如图2 -1所示。图2 -121 .7 画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门。(1 )LAB+AC解：（1）（2）（3）根据化简后的表达式，可以画出相应的逻辑电路图如图2 -2所示。图2 -221 .8 已
40、知逻辑函数表达式为LA + C，画出实现该式的逻辑电路图，限使用非门和二输入或非门。解：根据化简后的表达式，可以画出相应的逻辑电路图如图2 -3所示。图2 -322 逻辑函数的卡诺图化简法22 .1 将下列函数展开为最小项表达式：解：因为表达式本身已经是与或形式，对于积项而言，若缺少某变量，只需先将该变量与其反变量相加，然后与积项相乘。22 .2 已知函数L(A，B，C，D)的卡诺图如图2 -4所示，试写出函数L的最简与或表达式。图2 -4解：将卡诺图中为1的项化简后，如图2 -5所示。图2 -5因此，最简与或表达式为：。22 .3 用卡诺图法化简下列各式：解：各表达式的卡诺图，如图2 -6所
41、示。（1） （2） （3）（4） （5）（6） （7）图2 -6化简后的最简逻辑表达为：(1 )； (2 )；(3 )； (4 )；(5 )； (6 )；(7 )。22 .4 已知逻辑函数LA +B +C，试用真值表、卡诺图和逻辑图(限用非门和与非门)表示。解：（1）表达式L的真值表如表2 -7所示。表2 -7（2）可根据真值表直接画出卡诺图，如图2 -7（a）所示。（3）根据卡诺图得，用与门和与非门实现的逻辑图如图2 -7（b）所示。 （a） （b）图2 -723 硬件描述语言Verilo g HDL基础23 .1 在Verilo g中，下列标识符是否正确?(1 )sy stem1 (2 )
42、2 reg (3 )Fo u rBit_ Ad d er (4 )ex ec$ (5 )_ 2 to 1 mu x解：标识符通常由英文字母、数字、$符和下划线组成，并且必须以英文字母或下划线开始，不能以数字或$符开头。因此，(1 )、(3 )、(4 )和(5 )正确；(2 )错误。23 .2 Verilo g规定的4种基本逻辑值是什么?解：4 种基本逻辑值如表2 -8所示。表2 -823 .3 在Verilo g程序中，如果没有说明输入变量、输出变量的数据类型，试问它们的数据类型是什么?解：在Verilo g程序中，如果没有说明输入变量、输出变量的数据类型，则默认为位宽为1的wire型变量。2
43、3 .4 下列Verilo g程序描述了图2 -8所示的电路，但程序中每一行有一个语法错误，试改正(注意：基本门级元件的调用名可以省略)。图2 -8解： 表2 -923 .5 根据下面的HDL描述，画出数字电路的逻辑图。解：如图2 -9所示。图2 -92 .3名校考研真题详解一、填空题函数F(A，B，C)m(0，2，4，5，7 )，则其最大项表达式是F(A，B，C)( )(必须写出标准形式，不能用简写形式)。北京邮电大学2 0 1 0研【答案】【解析】二、选择题1与函数式功能相等的函数表达式是( )。成都理工大学2 0 0 6研【答案】B【解析】2函数其完全和表达式是( )。电子科技大学2 0
44、 0 6研【答案】A【解析】将函数表达式的卡诺图（图2 -1 0）化简可知A项成立。三、分析计算题1用代数化简法求下列函数的最简与-或表达式。中国科技大学2 0 0 8研解：2将下列逻辑函数化为最简与或式。北京科技大学2 0 1 1研解：也可结合卡诺图化简。3将逻辑函数Y化简为最简与-或式，并用最少的与非门实现。北京理工大学2 0 0 6研给定约束条件为：。解：根据题意，可得函数式的卡诺图如图2 -1 1所示，化简得题目要求用与非门实现，则可将F转化为电路图如图2 -1 2所示。图2 -1 1 图2 -1 2第3章逻辑门电路3 .1复习笔记一、MOS逻辑门电路1逻辑电路的一般特性（1）输入和输
45、出的高、低电平数字电路中的高、低电压常用高、低电平来描述，并规定在正逻辑体制中，用逻辑1和0分别表示高、低电平。当逻辑电路的输入信号在一定范围内变化时，输出电压并不会改变，因此逻辑1和0对应一定的电压范围。（2）噪声容限噪声容限表示门电路的抗干扰能力。在数字系统中，各逻辑电路之间的连线可能会受到各种噪声的干扰，这些噪声会叠加在工作信号上，只要其幅度不超过逻辑电平允许的最小值或最大值，则输出逻辑状态不会受影响。通常将这个最大噪声幅度称为噪声容限。（3）传输延迟时间传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉冲波形的作用下，其输出波形相对于输入波形延迟了多长时间。（4）功耗静态功耗
46、当电路的输出没有状态转换时的功耗。静态时，CMOS电路的电流非常小，使得静态功耗非常低。动态功耗CMOS电路在输出发生状态转换时的功耗，它主要由两部分组成：a由于电路输出状态转换的瞬间，其等效电阻比较小，从而导致有较大的电流从电源VDD经CMOS电路流入地；b由于CMOS管的负载通常是电容性的，因此当输出由高电平到低电平，或者由低电平到高电平转换时，会对电容进行充、放电，这个过程将增加电路的损耗。（5）延时-功耗积理想的数字电路或系统，要求它既速度高，同时功耗低。用符号DP表示延时-功耗积：式中，为传输延迟时间，为门电路功耗。DP值越小，特性越理想。（6）扇入数和扇出数门电路的扇入数取决于它的
47、输入端的个数。门电路的扇出数指其在正常工作情况下，所能带同类门电路的最大数目。考虑如下两种情况：拉电流工作情况负载电流从驱动门流向外电路，输出为高电平的扇出数表示：灌电流工作情况负载电流从外电路流入驱动门，驱动门所能驱动同类门的个数：2MOS开关及等效电路（1）MOS管开关特性图3 -1（a）为N沟道增强型MOS管构成的开关电路。为其开启电压。图3 -1（b）为NMOS管的输出特性曲线，其中斜线为直流负载线。(a)MOS管开关电路 (b )N沟道MOS管的输出特性曲线图3 -1 MOS管开关电路及其输出特性曲线当时，MOS管处于截止状态，输出电压，此时器件不损耗功率。当时，且比较大，使得时，M
48、OS管工作在饱和区。随着的增加，增加，随之下降，MOS管最后工作在可变电阻区。（2）等效电路MOS管相当于一个由控制的无触点开关，当输入为低电平时，MOS管截止，相当于开关“断开”，输出高电平，其等效电路如图3 -2（a）所示；当输入为高电平时，MOS管工作在可变电阻区，相当于开关“闭合”，输出低电平，其等效电路如图3 -2（b）所示。(a)截止时的等效电路 (b )导通时的等效电路图3 -2 MOS 管的开关等效电路3CMOS反相器由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。CMOS反相器电路由两只增强型MOSFET组成，其中TN为N沟道结构，TP为P沟道结构，电
49、路如图3 -3所示。图3 -3 MOS反相器当输入为高电平时，TP管截止，TN管工作在可变电阻区，输出电压，通过两管的电流接近于零，功耗很低。当输入为低电平时，TN管截止，TP管工作在可变电阻区，输出电压，通过两管的电流接近于零，功耗很低。4CMOS其他逻辑门电路（1）与非门电路电路如图3 -4所示，包括两个串联的N沟道增强型MOS管和两个并联P沟道增强型MOS管。图3 -4 CMOS与非门只要输入端A、B有一个为低电平，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平。当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。该
50、电路具有与非的逻辑功能，即。（2）或非门电路电路如图3 -5所示，包括两个并联的N沟道增强型MOS管和两个串联P沟道增强型MOS管。图3 -5 CMOS或非门只要输入端A、B有一个为高电平，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平。当A、B全为低电平时，使两个并联的NMOS管都截止，使两个串联的PMOS管都导通，输出为高电平。该电路具有或非的逻辑功能，即。（3）异或门电路电路如图3 -6所示，它是由一级或非门和一级与或非门组成。逻辑功能为，如在异或门后面增加一级反相器就构成异或非门，即同或门。图3 -6 异或门电路5CMOS漏极开路门和三态输出门电路（1）CMOS
