1、2.1 二极管与三极管的开关特性,2.2 TTL门电路,2.3 MOS门电路,2.4 其他门电路及门电路应用,2.5 组合逻辑电路的分析与设计,2.6 编码器和译码器,2.7 数据选择器和数字比较器,综述,2.8 算术运算电路,2.9 竞争与冒险,CH2 逻辑门与组合逻辑电路,3.0 概述,3.1 触发器,3.2 寄存器,3.4 时序逻辑电路的分析与设计,3.3 计数器,3.5 常用时序模块及其应用,CH3 触发器与时序逻辑电路,相关知识回顾,组合电路：,不含记忆元件,无反馈,输出与原来状态无关。,复习,二、触发器特点：,三、触发器分类：,能够存储一位二进制信息的基本单元。,1.有两个能够保持
2、的稳定状态，分别用来表示逻辑0和逻辑1。,2.在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。,按触发方式分：电位触发方式、主从触发方式及边沿触发方式。,按逻辑功能分：R-S触发器、D触发器、J-K触发器和T触发器。,一、触发器,概 述,基础知识,3.1 触发器,3.1.1 RS 触发器,3.1.2 JK 触发器,New！,3.1.3 D 触发器,3.1.4 触发器的相互转换,3.1.1 RS 触发器,基础知识, 基本RS 触发器, 钟控RS 触发器, 主从RS 触发器,基本RS 触发器,1,0,0,1,一、电路图与逻辑符号,（2）由两个“与非
3、”门构成的R-S触发器电路图,两个稳定状态：,RD，SD：输入,RD、SD为1输出不变,（1）逻辑符号,1,0,0,1,1,1,二、真值表,RD、SD同时变为1时，输出不稳定。,RD：置零或复位端（低电平置零，逻辑符号上用小圆圈表示。）,：触发器非端或0端,SD：置1或置位端（低电平置）,Q： 触发器原端或1端,状态转换真值表及特征方程,约束条件，不能同时为零。,卡诺图,特征方程,Qn ：原状态或现态Qn+1：新状态或次态,状态转换真值表：输入信号与原态、次态之间的关系。,钟控RS 触发器：,CP=0：状态不变,增加一个控制输入端，在其控制下，触发器的状态随数据输入变化。,S=0，R=0：Qn
4、+1=Qn,S=1，R=0：Qn+1=1,S=0，R=1：Qn+1=0,S=1，R=1：非法输入,控制数据输入端R、S通过“非”门作用于 基本RS触发器。,CP=1：,基本RS 触发器输入端均为1,基础知识,真值表,特征方程,约束条件：RS不能同时为1,基础知识,CP=1时，输出将随数据输入而改变。,CP与R、S 在“输入”之意义上有何本质的区别？,钟控RS触发器逻辑功能波形图,应用基础,？思考 ？,！讨论 ！,有什么办法 使时钟的作用 更有效些？,采用主从结构,或者说 使电路的工作 更规范些？,或者边沿触发形式,基础知识,主从RS 触发器：,从触发器,主触发器,3.1.2 JK 触发器,基础
5、知识, 主从JK 触发器的结构, 状态图与特征方程, 计数应用, 边沿JK 触发器,主从JK 触发器的结构,逻辑符号,、：输入,、：直接复位、置位端 （因不受限制，也称为异步置、置端）,：时钟控制输入,基础知识,、 ：输出端,主触发器,从触发器,主从JK 触发器的结构,由两个钟控触发器构成,与对应，与对应。,CP=0：从触发器接受主触发器状态并翻转稳定,CP=1: 主触发器接受激励信号并翻转稳定,基础知识,状态转换图与特征方程,状态 0,状态 1,状态转换图,特征方程,基础知识,JK触发器对激励信号的要求,习题：说明什么是主从JK触发器的“一次性变化”。,应用基础,JK触发器的计数应用,令=T
6、，称为触发器。,基本应用,状态转换图,特征方程,工程应用,特别地，当T=1时,讨论：这是什么功能？,边沿JK 触发器,自 学,返 回,基础知识,D 触发器,主从触发器：CP=1, 若J、K变化，触发器的状态可能发生错误。,边沿D触发器,D：输入,、：异步置、置,：时钟控制，上升沿触发,边沿触发器：上升沿或下降沿触发，激励信号在触发时间的前后 几个延迟时间内保持不变，便可以稳定地根据激励 输入翻转。,基础知识,，上升沿：,，1，0，1,Qn+1=D,状态转换图,状态方程,基础知识,触发器的应用,移位寄存器：,基本应用,计数：,D与状态非连接，Q在CP上升沿翻转。,CP2与D1相连，Q2在Q1下降
7、沿翻转。,：,-FF特征方程：,-FF特征方程：,比较得：,：,3.1.4 触发器的相互转换,应用基础,钟控RS-FF,JK-FF,D-FF,Qn+1=D,T -FF,基本RS-FF,触发器小结,请集中精力！,3.2 寄存器,3.2.0 概述,New！,3.2.2 移位寄存器,3.2.1 锁存器,3.2.0 寄存器概述,基础知识,寄存器的功能：存放二进制数码。,寄存器分类：,思考：这与“存储器”有何不同？,代码寄存器,锁存器,移位寄存器,基本应用,3.2.1 锁存器,功能：在控制信号作用下，将信息“锁”在触发器里。,D0 D7,Q0 Q7,G,工程应用,锁存器的应用,3.2.2 移位寄存器,基
8、础知识,功能：在时钟信号作用下，数码在各个触发器中按,一定规律移动。,移位寄存器,基本应用,分析电路,基本应用,在图示电路中，设现态Q1Q2Q3Q4=1000，分析,答案：0001,经过三个脉冲作用后，Q1Q2Q3Q4的状态。,分析电路,基本应用,在图示电路中，设现态Q1Q2Q3=000，分析经5,答案：001,个脉冲作用后，Q1Q2Q3的状态。,分析电路,在图示电路中， 若初始状态Q4 Q3 Q2Q1=0000，,答案1：00001111,则输出序列Z=？,工程应用,若初始状态Q4 Q3 Q2Q1=0101，则输出序列 Z=？,答案2：10100101,基础知识,移位寄存器,讨论：如何形成带
9、有并行输入的 双向移位寄存器？,例：用边沿D触发器和与非门设计一个3位右移移位寄存器，用一控制端X控制：当X=0时，能串行输入新数据DI；当X=1时，具有自循环的功能。,工程应用,移位寄存器,工程应用,移位寄存器,3.3 计数器,3.3.0 概述,New！,3.3.2 十进制计数器,3.3.1 二进制计数器,3.3.0 计数器概述,基础知识,计数,“数数”(sh sh),二进制（模2n，M= 2n ）,非二进制,十进制,任意进制,加法（递增）计数,减法（递减）计数,同步计数器,异步计数器,加1、加1、,各个触发器使用同一时钟信号,可逆计数,3.3.1 二进制计数器,基础知识,加法计数器,减法计
10、数器,同步计数器,异步计数器,可逆计数器, 异步加法计数器, 异步减法计数器, 同步加法计数器, 同步加减计数器, 可逆计数器,基础知识,异步加法计数器,？问题 ？,异步计数器,异步计数器的特点是什么？,优点,缺点,结构简单,速度慢,基础知识,同步递增计数器,FF3 Q0=Q1=Q2=1，CP J3=K3= Q2 Q1 Q0,FF2 Q0=Q1=1，CP J2=K2= Q1 Q0,FF1 Q0=1， CP J1=K1= Q0,FF0 CP J1=K1= Q0,转换条件,驱 动,基础知识,同步递增计数器,大 家 一 起 做 ！,大 家 一 起 做 ！,基础知识,同步递减计数器,FF3 Q0=Q1
11、=Q2=0，CP J3=K3=,FF2 Q0=Q1=0，CP J2=K2=,FF1 Q0=0， CP J1=K1=,FF0 CP J1=K1=,转换条件,驱 动,应用基础,可逆计数器,3.3.2 十进制计数器,基础知识,递增计数器,递减计数器,同步计数器,异步计数器,可逆计数器, 8421码异步十进制递增计数器, 8421码同步十进制递增计数器,8421码计数器,非8421码计数器,异步十进制递增计数器,基础知识,CP,假设：J,K 悬空为1,回忆：异步二进制递增计数器,JK触发器状态方程：,异步十进制递增计数器,重要思路,CP,异步十进制递增计数器,基础知识,CP,QC,同步十进制递增计数器
12、,？思考 ？,问题：同步计数器与异步计数器有何区别？,同步十进制递增计数器,！讨论 ！,问题：如何入手进行分析？,同步十进制递增计数器,重要分析方法,J0=K0=1,J2=K2= Q1 Q0，,J3=Q2 Q1 Q0， K3=Q0,同步十进制递增计数器,重要分析方法,J0=K0=1,J2=K2= Q1 Q0，,J3=Q2 Q1 Q0 ， K3=Q0,10 0 0 0 0,同步十进制递增计数器,重要分析方法,10 0 0 0 0,0,同步十进制递增计数器,重要分析方法,1 0 1 0 1 0 1 1,0,10,12,同步十进制递增计数器,重要分析方法,同步十进制递增计数器,重要分析方法,自启动过
13、程,有问题请讲,3.4.0 综述,New！,3.4.2 时序逻辑电路的设计,3.4.1 时序逻辑电路的分析,3.4 时序逻辑电路的分析与设计,3.4.0 分析与设计综述,基础知识,式中：tn、tn+1表示相邻的两个离散时间,时钟信号未注明,输出方程：,Z（tn） = FX（tn），Y（tn）,状态方程：,Y（tn+1）= GW（tn），Y（tn）,控制方程:,W（tn） = HX（tn），Y（tn）,控制信号,时序电路的结构再分析,3.4.1 时序逻辑电路的分析,应用基础,写电路的输出函数,时序逻辑电路分析,解：,1.写出各触发器的控制函数和电路的输出函数。,控制函数：,T1n = Xn,Q1
14、n,X,T2n = XnQ1n,输出函数:,X,Q1n,Q2n,Zn = XnQ2nQ1n,2.写状态方程,T触发器的状态方程为：,应用基础,时序逻辑电路分析,3.作出电路的状态转换表及状态转换图,填表方法：,0 0,0,0 0,Xn Q2n Q1n 所有组合,0 1,0,0 1,0 1,0 0,0,时序逻辑电路分析,应用基础,由状态表绘出状态图,00,01,10,11,Xn/Zn,1/0,0/0,0/0,0/0,0/0,由状态图得电路的逻辑功能：,电路是一个可控模4计数器。,X端是控制端，时钟脉冲作为 计数脉冲输入。,X=1 初态为00时，,X=0时,保持原态。,输出不仅取决于电路本身的状态
15、，而且也与输入变量X有关。,时序逻辑电路分析,应用基础,4.作时序波形图,初始状态Q2nQ1n为00，输入X 的序列为1111100111。,0,0,1,0,0,0,0,0,X=1模4加计数,时序逻辑电路分析,应用基础,3.4.2 时序逻辑电路的设计,应用基础,设计方法,状态转换表的简化,同步时序电路设计举例,同步时序电路设计,画逻辑电路图,画出全状态图，检查设计，如不符合要求，重新设计,例：设计一“011”序列检测器，每当输入011码时，对应 最后一个1，电路输出为1。,解：,（1）画出原始状态图（或称转移图）与原始状态表,输入端X：,输入一串行随机信号,输出端Z：,当X出现011序列时，Z
16、=1；否则Z=0。,A,B,C,D,X,Sn,0,1,A,B,C,D,B/0,A/0,B/0,C/0,B/0,D/1,B/0,A/0,Sn+1/Zn,同步时序电路设计,（2）状态简化,等价状态可以合并为一个状态,（3）状态编码,Q1Q0-两个触发器状态,X,Q1nQ0n,Q1n+1Q0n+1/Zn,0 0,0 1,0 1,1 0,01/0,00/0,01/0,10/0,01/0,00/1,同步时序电路设计,（4）确定触发器类型，编写状态表，求控制函数及输出函数。, 触发器类型：,选T触发器, 编写状态表：,0 0,0 1,1 0,0,0,1,0 0,0 0,1 0,0,1,0,0,1）填X=0
17、与X=1时电路的现态与次态，及相应的现输出。,2）填写相应的1、0的状态。,根据现态与次态决定T值。,3）填1、0的卡诺图，求函数的表达式。,同步时序电路设计,表达式为：,Q1Q0取11组合的态未使用，在卡诺图中暂按无关项处理。,根据化简时约束项的使用情况，反填状态表，得全状态表。,T0：,XQ1Q0为111时，以1对待；,XQ1Q0为011时，以0对待。,同步时序电路设计,1,1,1,0,0,1,0,0,全,同步时序电路设计,（5）画逻辑电路图,同步时序电路设计,（6）画全状态图,00,01,10,11,同步时序电路设计,状态转换表的简化,1. 观察法简化,状态等价的判别方法：,前提条件：输
18、出必须相同，然后看次态是否等价。,1）次态相同或某些次态和各自的现态相同,2）次态交错,如F和G，记为F，G。,3）次态互为隐含条件,A、C等价取决B、D，称B、D等价是A、C等价的隐含条件。,同理， A、C等价是B、D等价的隐含条件。,A、C和B、D互为隐含，A与C、B与D等价即A，C，B、D。,B、E等价，记为B、E。,关键找等价态,状态转换表的简化,由于B，E，而B，D，则D，E。,称它们为等价类。,将B，D，E称为最大等价类。,不被其它等价类所包含,得A，C、F，G、B，D，E。,简化的实质：,寻找所有的最大等价类，将等价态合并，得最简状态表，以使设计电路最简。,A F B,状态简化,
19、2. 隐含表法简化,系统的比较方法,第一步 作隐含表,少尾,缺头,1）作隐含表,2）顺序比较,BDAF,DGAF,状态不等价填“”;状态等价填“”;取决隐含条件的-将条件填在格中。,状态简化,第二步 关连比较,继续检查填有隐含条件的那些方格。若检查发现所填的隐含条件肯定不能满足，就在该方格内打“”。,状态简化,第三步 寻找最大等价类,未打“”的方格，都代表一个等价状态对。,由此得到全部等价对：A，F、B，H、B，C、C，H。,全部最大等价类：,A，F、B，C，H、D、E、G。,第四步 状态合并，得最简状态表,用A表示,用B表示,构成等价类B、C、H,同步时序电路设计举例,例：设计一个模可变的同
20、步递增计数器。当控制信号 0时为三进制计数器；时为四进制计数器。,解：,（1）作原始状态图,设,输入控制端：,输出端：1（三进制计数器的进位输出端）,2（四进制计数器的进位输出端）,00,01,10,11,X/Z1，Z2,（2）确定触发器类型，求控制 函数和输出函数。,触发器类型：,D,个数：2,根据触发器的激励表与原始状态图，作状态表。,X,0,1 1,0 0,0 1,1 0,0 0,0 1,0 1,1 0,0 0,0,1,0 1,0,0,0,1,从卡诺图看出，约束项均未使用，按“0”处理填入表中，得全状态表。,0,1 1,输出：,状态转换表,全,举例,0,0,1,举例,（3）画出逻辑图,举例,4. 画出全状态图,0/0,电路是一个自启动电路，完成设计要求。,
