1、烟台大学 20042005 学年第二学期计 算 机 组 成 原 理 试卷 A（考试时间为 120 分钟）题号 一 二 三 四 总分得分阅卷人 合分人一选择题（每题 2 分，共计 30 分）1、某机字长 32 位，其中 1 位符号位，31 位表示尾数。若用定点小数表示，则最大正小数为_。A +（ 1 2-32） B +（1 2 -31） C 2-32 D 2-312、某 SRAM 芯片，存储容量为 64K16 位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，16 3、在多级存储体系中， “cache主存”结构的作用是解决_的问题。A.主存容量不足 B.
2、主存与辅存速度不匹配 C.辅存与 CPU 速度不匹配 D.主存与 CPU 速度不匹配4、相联存贮器是按_进行寻址的存贮器。A 地址方式 B 堆栈方式 C 内容指定方式 D 地址方式与堆栈方式5、下面描述 RISC 指令系统中基本概念不正确的句子是_。A 选取使用频率高的一些简单指令，指令条数少 B 指令长度固定 C 指令格式种类多，寻址方式种类多 D 只有取数/存数指令访问存储器6、以下叙述中正确描述的句子是：_。A 同一个 CPU 周期中，可以并行执行的微操作叫相容性微操作 B 同一个 CPU 周期中，不可以并行执行的微操作叫相容性微操作 C 同一个 CPU 周期中，可以并行执行的微操作叫相
3、斥性微操作 D 以上全不正确7、某计算机字长 32 位，其存储容量为 4MB，若按半字编址，它的寻址范围是_。A 4MB B 2MB C 2M D 1M8、假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是_。A11001011 B11010110 C11000000 D110010009、微程序控制器中，机器指令与微指令的关系是_。A. 每一条机器指令由一条微指令来执行 B. B. 每一条机器指令由一段微指令编写的微程序来解释执行C. 每一条机器指令组成的程序可由一条微指令来执行 D. 一条微指令由若干条机器指令组成10、 在集中式总线仲裁中，_方式响应时间最快。A 链式查询
4、 B 计数器定时查询 C 独立请求 D 以上三种相同11、以下四种类型指令中，执行时间最长的是_。A. RR 型指令 B.RS 型指令 C.SS 型指令 D.程序控制指令12、从下列有关存储器的描述中，选择出正确的答案：_。A 多体交叉存储主要解决扩充容量问题； B 访问存储器的请求是由 CPU 发出的；C Cache 与主存统一编址，即主存空间的某一部分属于 Cache; D Cache 的功能全由硬件实现。13、CRT 的分辨率为 1024*1024 像素，像素的颜色数为 256，则刷新存储器的容量为_。A.512KB B.1MB C.256KB D.2MB14、中断向量地址是：_ _。A
5、 子程序入口地址 B 中断服务子程序入口地址 C 中断服务子程序入口地址的地址 D 中断返回地址15、周期挪用方式常用于_方式的输入/输出中。A. DMA B. 中断 C. 程序传送 D. 通道二、简答题（每题 5 分，共计 25 分）1、 什么是刷新？有哪几种刷新方式？2、 何谓操作数的寻址方式？列举五种操作数的寻址方式。3、 采用流水线技术的计算机在流水处理过程中，会出现哪三种相关冲突？简述各冲突的主要特征。4、 CPU 中包括哪几种寄存器？分别说明其作用。5、 主存与 cache 的地址映射有哪几种方式？简述每种方式的特点。三、 计算题（共 15 分） 1、 （8 分）用补码运算方法求
6、x+y=？，x-y=?，并用双符号位判断结果是否溢出。（1）x=0.1011 y=0.1100 （4 分） (2)x=-0.0110 y=0.1001（4 分）2、(7 分)CPU 执行一段程序时，cache 完成存取的次数为 5000 次，主存完成存取的次数为 200 次。已知 cache 存取周期为 40ns，主存存取周期为 160ns。求：. Cache 命中率 H。Cache/主存系统的访问效率 e。四、 设计题（30 分）1、(10 分)某机采用微程序控制方式，采用水平型编码控制的微指令格式，后继微指令地址采用断定方式，微指令字长 28 位，共有微命令 31 个，构成 4 个相斥类，
7、各包含 6 个、8 个、14 个和 3 个微命令，控制转移条件共 3 个。试问：. 设计出微指令的具体格式；. 控制存储器的容量应为多少？2、(10 分)有一个 1024K16 位的存储器，由 128K8 位的 DRAM 芯片构成。问：. 总共需要多少 DRAM 芯片？. 设计此存储体组成框图。. 采用异步刷新方式，如单元刷新间隔不超过 8ms，则刷新信号周期为多少？ 3、 （10 分）图 B12.1 所示为双总线结构机器的数据通路。IR 伪指令寄存器,PC 为程序计数器，M 为主存（受读写信号控制） ，AR 为地址寄存器，DR 为数据缓冲寄存器，ALU 由加、减控制信号决定完成何种操作，控制
8、信号 G 控制的是一个门电路。另外，线上标有符号的表示有控制信号，例如 Yi 表示 Y 寄存器的输入控制信号， Yo 为寄存器 Y 的输出控制信号，未标字符的线为直通线，不受控制。画出存数指令“STA R1 ，(R2)“的指令周期流程图，其含义是将寄存器 R1 的内容传送至（R2）为地址的主存单元中。标出各微操作信号序列。烟台大学 20042005 学年第 二 学期计算机组成原理试卷 A 参考答案及评分标准考试方式： 闭卷 （开卷、闭卷、其他）院系： 计算机学院 年级：专计 031，文计 031-1，2 专业： 计算机应用 .注：标准答案、参考答案要点及评分标准须写清题号、每小题得分、共得分等
9、。此格式为题头，如本页不够，后面请附相同规格（A4）的纸张。.一. 选择题（每小题 2 分，共 30 分）1B 2D 3D 4C 5C 6A 7C 8C 9B 10C11C 12D 13B 14 B 15A二. 简答题（每题 5 分，共 25 分）1 答：刷新是对存储单元内容进行再生的过程，刷新包括：集中式刷新、分散式刷新、异步刷新。2 答：形成操作数的有效地址的方法，称为操作数的寻址方式。寄存器寻址：操作数在寄存器中；寄存器间接寻址：操作数的地址在寄存器中，操作数在内存中；立即寻址：指令的地址字段即为操作数；直接寻址：指令格式的地址字段中直接给出操作数在内存的地；相对寻址：把程序计数器PC
10、的内容加上指令格式中的形式地址 D 而形成操作数的有效地址。3. 答：资源相关：指多条指令进入流水线后在同一机器周期内争用同一个功能部件所发生的冲突。数据相关：在一个程序中，如果必须等前一条指令执行完毕后，才能执行后一条指令，即后面的指令需要前一条指令的运行结果，那么这两条指令就是数据相关的。控制相关：有转移指令引起的冲突。当执行转移指令时，由于程序可能转移到新的目标地址，而不是顺序执行，而是流水线发生断流。4. 答：指令寄存器，存放当前正在执行的指令；数据缓冲寄存器，暂存数据；PSW 保存当前的状态标志；地址寄存器，存放地址信息；PC 保存下一条要执行指令的首地址；5 答：主存与 cache
11、 的地址映射有全相联、直接和组相联三种映射方式。全相联映射方式：可以使主存的一个块直接拷贝到 cache 中的任一行，非常灵活。但比较器电路难于设计和实现。直接映射方式：没有全相联映射方式灵活。优点是硬件简单，成本低。组相联映射方式：适度地兼顾了前两者的优点有尽量避免了二者的缺点。主存的一个块只能拷贝到 cache 中的一组特定的行。三 计算题（共 15 分） 1、 解：（1）x=0.1011 y=0.1100 （4 分） x+y= 01.0111 上溢x-y=11.1111 不溢出(2)x=-0.0110 y=0.1001（4 分）x+y=00.0011 不溢出x-y=11.0001 不溢出
12、2.（共 7 分） 解：. 命中率 H = Ne / （N C + Nm） = 5000 / (5000 + 200) = 0.962；（3 分） . 主存慢于 cache 的倍率 ：r = Tm / Tc = 160ns / 40ns =4； 访问效率 ：e = 1 / r + (1 r)H = 1 / 4 + (1 4)0.962 = 89.77%；（4 分） 四 设计题（30 分）1.（共 10 分）解：. （控制字段分析 4 分，判别字段 2 分，下址字段 2 分。 ） 根据题意可知，微指令的基本结构如下图所示，其中控制字段和判别测试字段采用编码表示法，则控制字段的长度为：3+4+4+
13、2=13；判别测试字段的长度为：3。则下址字段长度为： 28-13-3=12。B27 b15 b14 b12 b11 b0 操作控制 顺序控制 . （2 分）根据上题的分析得出：控制存储器的容量为 4K28 位。 2.（共 15 分） 解：.（2 分） 总共需要 16 片 DRAM 芯片？.（6 分） 存储器的组成框图如下：.（2 分） 采用异步刷方式，在 8ms 时间内分散地把芯片 512 行刷新一遍，故刷新信号的时间间隔为 8ms/512 = 15.6s，即可取刷新信号周期为 15s。3. STA R1，(R2)“指令是一条存数指令，其指令周期流程图如下图所示：控制字段 判别测试字段 下地址字段
