1、EDA 实验报告课程名称 EDA 实验项目 16 选 1 多多路数据选择器设计物电 学院 班 姓名同组实验者 指导老师1.实验目的1. 掌握组合逻辑电路的设计方法；2. 熟悉并行信号赋值语句；2. 实验条件1. 输入：拨码开关；2. 输去：发光二极管；芯片：epm7128slc84-15；3. 实验内容1. 设计并实现 16 选 1 数据选择；4.实验原理EN=1 时，关闭导通。 EN=0 时，工作正常。2. VHDL 程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY AAA IS PORT(SEL:IN STD_LOGIC_VECTOR(3
2、DOWNTO 0);DATA:IN STD_LOGIC_VECTOR(15 DOWNTO 0);EN:IN STD_LOGIC;OUTPUT:OUT STD_LOGIC);END ENTITY AAA;ARCHITECTURE MIH OF AAA ISSIGNAL OUTTEN:STD_LOGIC;BEGIN OUTTEN=DATA(0) WHEN SEL=“0000“ ELSEDATA(1) WHEN SEL=“0001“ ELSEDATA(2) WHEN SEL=“0010“ ELSEDATA(3) WHEN SEL=“0011“ ELSEDATA(4) WHEN SEL=“0100“
3、ELSEDATA(5) WHEN SEL=“0101“ ELSEDATA(6) WHEN SEL=“0110“ ELSEDATA(7) WHEN SEL=“0111“ ELSEDATA(8) WHEN SEL=“1000“ ELSEDATA(9) WHEN SEL=“1001“ ELSEDATA(10) WHEN SEL=“1010“ ELSEDATA(11) WHEN SEL=“1011“ ELSEDATA(12) WHEN SEL=“1100“ ELSEDATA(13) WHEN SEL=“1101“ ELSEDATA(14) WHEN SEL=“1110“ ELSEDATA(15) WHEN SEL=“1111“ ELSE'0'WITH EN SELECTOUTPUT=OUTTEN WHEN '0','Z' WHEN OTHERS;END ARCHITECTURE MIH;5 .实验结果1.锁定管脚2.仿真结果
