1、概述 一 基本要求 1 有两个稳定的状态 0 1 以表示存储内容 2 能够接收 保存和输出信号 二 现态和次态 1 现态 触发器接收输入信号之前的状态 2 次态 触发器接收输入信号之后的状态 三 分类 1 按电路结构和工作特点 基本 同步 边沿 2 按逻辑功能分 RS JK D和T T 3 其他 TTL和CMOS 分立和集成 G2 4 1基本触发器 4 1 1由与非门组成 一 电路及符号 Q 0 0态 Q 1 1态 0 1 1 0 G2 二 工作原理 Q Q 保持 0 1 Q 0 0态 置0 或 复位 Reset 1 0 Q 1 1态 置1 或 置位 Set 1态 0态 信号同时撤消 状态不定
2、 随机 简化波形图 状态翻转过程需要一定的延迟时间 如1 0 延迟时间为tPHL 0 1 延迟时间为tPLH 由于实际中翻转延迟时间相对于脉冲的宽度和周期很小 故可视为0 设触发器初始状态为0 Q Q 信号同时撤消 出现不确定状态 三 现态 次态 特性表和特性方程 1 现态和次态 现态Qn 触发器接收输入信号之前的状态 次态Qn 1 触发器接收输入信号之后的新状态 2 特性表和特性方程 RSQn Qn 1 000001010011100101110111 011100 不用 不用 特性表 简化特性表 RS Qn 1 00 01 10 11 Qn 保持 1 置1 0 置0 不用 不允许 Qn 1
3、 0 1 1 1 0 0 约束条件 特性方程 4 1 2由或非门组成 一 电路及符号 二 工作原理 保持 置0 置1 不允许 若高电平同时撤消 则状态不定 S R Q 三 特性表和特性方程 约束条件 四 基本RS触发器主要特点 1 优点 结构简单 具有置0 置1 保持功能 2 问题 输入电平直接控制输出状态 使用不便 抗干扰能力差 R S之间有约束 波形图 4 1 3集成基本触发器 一 CMOS集成基本触发器 1 由与非门组成 CC4044 三态RS锁存触发器特性表 内含4个基本RS触发器 2 由或非门组成 CC4043 略 二 TTL集成基本触发器 74279 74LS279 同步触发器 触
4、发器的工作状态不仅受输入端 R S 控制 而且还受时钟脉冲 CP 的控制 CP ClockPulse 等周期 等幅的脉冲串 基本RS触发器 S 直接置位端 R 直接复位端 不受CP控制 同步触发器 同步RS触发器 同步D触发器 4 2同步触发器 4 2 1同步RS触发器 一 电路组成及工作原理 1 电路及逻辑符号 曾用符号 国标符号 2 工作原理 当CP 0 保持 当CP 1 与基本RS触发器功能相同 特性表 特性方程 约束条件 CP 1期间有效 二 主要特点 1 时钟电平控制 CP 1期间接受输入信号 CP 0期间输出保持不变 抗干扰能力有所增强 2 RS之间有约束 4 2 2同步D触发器
5、一 电路组成及工作原理 CP 1期间有效 简化电路 省掉反相器 二 主要特点 1 时钟电平控制 无约束问题 2 CP 1时跟随 下降沿到来时锁存 三 集成同步D触发器 1 TTL74LS375 4 3边沿触发器 4 3 1边沿D触发器 一 电路组成及工作原理 从主 曾用符号 国标符号 1 电路组成及逻辑符号 2 工作原理 1 接收信号 CP 1 主触发器接收输入信号 主触发器跟随D变化 2 输出信号 CP 0 主触发器保持不变 从触发器由CP到来之前的QnM确定 从主 即 下降沿时刻有效 3 异步输入端的作用 D 同步输入端 受时钟CP同步控制 异步输入端 不受时钟CP控制 直接置位端 直接复
6、位端 异步置位端 异步复位端 国标符号 曾用符号 二 集成边沿D触发器 1 CMOS边沿D触发器 CC4013 双D触发器 符号 引出端功能 特性表 CP上升沿触发 2 TTL边沿D触发器 7474 双D触发器 符号 引出端功能 特性表 3 主要特点 CP的上升沿 正边沿 或下降沿 负边沿 触发 抗干扰能力极强 只有置1 置0功能 4 3 2边沿JK触发器 一 电路组成及符号 二 工作原理 JK 冗余项 CP下降沿有效 二 集成边沿JK触发器 1 CMOS边沿JK触发器 CC4027 国标符号 曾用符号 引出端功能 特性表 2 TTL边沿JK触发器 CP下降沿触发 异步复位端RD 异步置位端S
7、D均为低电平有效 74LS112 双JK触发器 3 主要特点 CP的上升沿或下降沿触发 抗干扰能力极强 工作速度很高 在触发沿瞬间 按的规定更新状态 功能齐全 保持 置1 置0 翻转 使用方便 4 波形图 设输出端初态为0 Q 4 3 3边沿触发器功能分类 功能表示方法及转换 一 边沿触发器功能分类 定义 在CP作用下 J K取值不同时 具有保持 置0 置1 翻转功能的电路 都叫做JK型时钟触发器 1 JK型触发器 符号 特性表 Qn 0 1 保持 置0 置1 翻转 特性方程 CP下降沿时刻有效 2 D型触发器 符号 特性表 特性方程 CP上升沿时刻有效 置0 置1 定义 在CP作用下 D取值
8、不同时 具有置0 置1功能的电路 都叫做D型时钟触发器 3 T型触发器 保持 翻转 CP下降沿时刻有效 4 T 型触发器 翻转 CP下降沿时刻有效 在CP作用下 当T 0时保持状态不变 T 1时状态翻转的电路 叫T型时钟触发器 每来一个CP就翻转一次的电路叫T 型时钟触发器 二 边沿触发器逻辑功能表示方法 1 特性表 卡诺图 特性方程 特性表 卡诺图 特性方程 状态图和时序图 1 特性表 真值表 2 卡诺图 D触发器 单变量的函数 其卡诺图无意义 JK触发器 3 特性方程 D触发器 JK触发器 2 状态图和时序图 1 状态图 D触发器 D 0 D 1 D 1 D 0 JK触发器 J 0K J
9、1 K J K 0 J K 1 2 时序图 D触发器 特点 表述了CP对输入和触发器状态在时间上的对应关系和控制或触发作用 CP上升沿触发 JK触发器 CP下降沿触发 三 边沿触发器逻辑功能表示方法间的转换 1 特性表 卡诺图 特性方程 状态图和时序图 0 1 0 0 1 1 1 0 1 特性表 卡诺图 状态图 2 特性表 特性方程 向时序图的转换 略 2 状态图 特性表 卡诺图 特性方程和时序图 0000 01 01 0 1 00 0 0 11 1 1 10 1 0 状态图 时序图 例4 3 1 已知CP J K波形 画输出波形 假设初始状态为0 JK 10 01 11 00 00 Q 0
10、1 0 0 1 1 4 4触发器的电气特性 4 4 1静态特性 一 CMOS触发器 由于CMOS触发器的输入 输出以CMOS反相器作为缓冲级 故特性与CMOS反相器相同 不赘述 二 TTL触发器 与TTL反相器相同 不赘述 4 4 2动态特性 一 输入信号的建立时间和保持时间 1 建立时间tset 指要求触发器输入信号先于CP信号的时间 2 保持时间th 指保证触发器可靠翻转 CP到来后输入信号需保持的时间 边沿D触发器的tset和th均在10ns左右 二 时钟触发器的传输延迟时间 1 tPHL 为输出端由高电平变为低电平的传输延迟时间 TTL边沿D触发器7474 tPHL 40ns 2 tP
11、LH 为输出端由低电平变为高电平的传输延迟时间 7474 25ns 三 时钟触发器的最高时钟频率fmax 由于每一级门电路的传输延迟 使时钟触发器的最高工作频率受到限制 7474 fmax 15MHz 第四章小结 一 触发器和门电路一样 也是组成数字电路的基本逻辑单元 它有两个基本特性 1 有两个稳定的状态 0状态和1状态 2 在外信号作用下 两个稳定状态可相互转换 没有外信号作用时 保持原状态不变 因此 触发器具有记忆功能 常用来保存二进制信息 二 触发器的逻辑功能 指触发器输出的次态Qn 1与输出的现态Qn及输入信号之间的逻辑关系 触发器逻辑功能的描述方法主要有特性表 卡诺图 特性方程 状
12、态转换图和波形图 时序图 二 触发器的分类 1 根据电路结构不同 触发器可分为 1 基本触发器 输入信号电平直接控制 特性方程 2 同步触发器 时钟电平直接控制 特性方程 同步RS触发器 CP 1 或0 时有效 同步D触发器 约束条件 二 触发器的分类 1 根据电路结构不同 触发器可分为 3 主从触发器 主从控制脉冲触发 CP下降沿 或上升沿 到来时有效 特性方程 主从RS触发器 主从JK触发器 4 边沿触发器 时钟边沿控制 CP上升沿 或下降沿 时刻有效 特性方程 边沿D触发器 边沿JK触发器 2 根据逻辑功能不同 时钟触发器可分为 二 触发器的分类 1 RS触发器 约束条件 3 D触发器 4 T触发器 5 T 触发器 利用特性方程可实现不同功能触发器间逻辑功能的相互转换 2 JK触发器 解 SD RD 异步置位 置1 复位 置0 端 CP 上升沿触发 CP D SD RD Q
