1、 半導體製造技術第11章沉積 目的 研讀本章內容後 你將可學習到 描述多層金屬化 討論薄膜的特性需求 敘述和解釋薄膜成長的3個階段 簡述不同的薄膜沈積技術 列出和描述化學氣相沈積的8個基本步驟 包括不同形式的化學作用 描述CVD反應限制及說明動態反應及CVD薄膜摻入雜質的影響 描述不同形式的CVD沈積系統 解釋設備的功用及討論薄膜應用特殊工具的優點 限制 解釋晶片技術中介電材料的重要性 列舉出應用例子 討論磊晶及3種不同的磊晶沈積方法 解釋旋塗式介電質 MSI世代MOS電晶體之薄膜層 圖11 1 晶圓製造流程圖 UsedwithpermissionofAdvancedMicroDevices
2、圖11 2 簡介 晶圓之薄膜層擴散薄膜薄膜的專門用語多層金屬化金屬層介電層 ULSI晶圓的多層金屬化 圖11 3 保護層 接合墊金屬 p 矽基板 ILD 2 ILD 3 ILD 4 ILD 5 M 1 M 2 M 3 M 4 p 磊晶層 p ILD 6 LI氧化層 STI n井 p井 ILD 1 多晶矽閘極 n p p n n LI金屬 晶片中之金屬層 MicrographcourtesyofIntegratedCircuitEngineering 照片11 1 薄膜沈積 薄膜特性好的階梯覆蓋能力具有充填高深寬比間隙之能力好的厚度均勻性高的純度及密度理想配比可控制具有低應力的高薄膜品質電性佳基
3、板材料和薄膜附著性優越 固態薄膜 圖11 4 薄膜於步階上覆蓋 圖11 5 薄膜沈積之深寬比 圖11 6 高深寬比間隙 MicrographCourtesyofIntergratedCircuitEngineering 照片11 2 多晶隙閘極 薄膜成長階段 圖11 7 薄膜沈積技術 表11 1 化學氣相沈積 CVD的重要觀念包含化學作用 經由化學作用或熱分解 稱之為裂解 pyrolysis 薄膜的材料源由外加氣體所供給 CVD製程的反應物必須為氣相的形式 如氣體 化學氣相沈積機台 PhotocourtesyofNovellusSystems Inc 照片11 3 CVD化學製程 CVD的5個
4、基本化學反應熱裂解 化合物分解 破壞鍵結或分解 以熱的方式通常無氧氣 光分解 化合物分解 以輻射能的方式破壞鍵結 還原 由分子與氫作用產生化學反應 氧化 原子或分子與氧進行化學反應 氧化還原 結合反應3及4 產生兩種新的化合物 CVD反應 CVD反應步驟速率限制步驟CVD氣體流動力學CVD壓力CVD製程中摻雜硼矽玻璃硼磷矽玻璃氟矽玻璃 CVD傳輸及反應步驟圖 圖11 8 CVD之氣體流 圖11 9 晶圓表面上之氣流動態 圖11 10 CVD沈積系統 CVD設備設計CVD反應器加熱CVD反應器構造CVD反應器摘要常壓CVD APCVD 低壓CVD LPCVD 電漿CVD電漿增強CVD PECVD
5、 高密度電漿CVD HDPCVD CVD反應器形式 圖11 11 CVD反應器形式及其主要特性 表11 2 連續製程的APCVD反應器 圖11 12 APCVDTEOS O3之改善的階梯覆蓋 圖11 3 以化學氣相沈積充填溝渠 溝渠CVD氧化物 氮化物 n井 p井 內側氧化層 p 磊晶層 p 矽基板 PSG再熱流後之平坦表面 圖11 14 晶圓表面之邊界層 圖11 15 LPCVD反應室 圖11 16 用TEOSLPCVD的氧化物沈積 圖11 17 溫度控制器 MOS元件經摻雜的多晶矽作為閘極電極之重要原因 電阻率可由摻雜而定 和SiO2的介面品質佳 可適合於後續的高溫製程 比金屬電極 如鋁
6、可靠度高 於陡峭外形上沈積均勻 可用於自我對準閘極製程 見第12章 摻雜的多晶矽作為閘極電極 圖11 18 多晶矽閘極 n井 p井 p 磊晶層 p 矽基板 在CVD中使用電漿的優點 低的製程溫度 250至450 對於高深寬比間隙有很好的填溝 使用高密度電漿 對晶圓有好的薄膜附著 高的沈積速率 由於針孔及孔洞小 有高的薄膜密度 由於製程溫度低 應用範圍廣 電漿CVD之薄膜形成 圖11 19 一般PECVD構造 圖11 20 LPCVD和PECVD氮化矽性質 表11 3 高密度電漿沈積反應室 PhotocourtesyofAppliedMaterials Inc 照片11 4 1900年代中期被廣
7、泛使用高密度的混合氣體朝向晶圓表面所沈積的薄膜可充填高深寬比間隙有各種不同高密度電漿源晶圓偏壓及熱負載同時沈積及蝕刻 沈積 蝕刻 沈積製程 圖11 21 HDPCVD製程的5個步驟 離子感應沈積濺鍍蝕刻再沈積熱中性CVD反射 在HDPCVD中晶圓在渦輪幫浦之頸部 圖11 22 介電質及特性 介電常數填溝晶片特性低K介電質要求高K介電常數元件隔離區域氧化淺溝渠隔離 介電質填溝的三個步驟 圖11 23 用於ULSI內連接ILD有潛力的低k材料 表11 4 內連線延遲 RC 和大小尺度 m 圖11 24 總內連線電容 76543210 00 51 01 52 02 53 0 K 4 K 3 K 2
8、K 1 RedrawnwithpermissionfromSemiconductorInternational September1998 圖11 25 低k介電質薄膜之要求 表11 5 一般DRAM堆疊式電容之圖形 圖11 26 淺溝渠隔離 MicrographcourtesyofIntergratedCircuitEngineering 照片11 5 旋塗式介電質 旋塗式玻璃 SOG 旋塗式介電質 SOD 磊晶磊晶成長方法氣相磊晶 VPE 有機金屬CVD MOCVD 分子束磊晶 MBE CVD品質測量CVD問題解決 以旋塗式玻璃 SOG 填溝 圖11 27 HSQ低k介電質製程參數 表11 6 磊晶 磊晶成長模式磊晶成長方法氣相磊晶 VPE 有機金屬CVD MOCVD 分子束磊晶 MBE 矽晶圓上之矽磊晶成長 圖11 28 氣相磊晶圖 圖11 29 矽氣相磊晶反應器 圖11 30 金屬階梯覆蓋ILD之主洞缺陷 a 以PECVD沈積SiO2 圖11 31
