1、本科毕业设计（论文）- I -设计（论文）题目：基于 VHDL 的出租车计价器的设计摘 要在实际生产生活中，出租车计价器系统是非常重要。鉴于出租车计价器系统的实际应用性，本文设计了一个出租车计价器系统，根据预定的设计要求和设计思路，以MAX+PLUS软件为平台，使用 VHDL 硬件描述语言来实现本设计。本文的主要内容是设计系统的电路结构，编写 VHDL 程序和仿真实现设计要求。最后使本设计不仅能实现计费和预置以及模拟汽车启动、停止、暂停等功能，还能够动态扫描显示车费数目。通过仿真模拟，得到了设计结果以及在 MAX+PLUS软件下的仿真波形。经过对软件仿真波形和硬件调试结果的分析，可以发现本文设
2、计的出租车计价系统具有实用出租车计价器的基本功能，能够完成模拟计费及相关任务，如能进一步的改进，在一定范围内是可以实用化和市场化的。【关键词】: 出租车计费器 FPGA MAX+PLUS VHDL本科毕业设计（论文）- II -ABSTRACTThe rental car mileage fare meters system is very important in actual production life. According to the predetermined design requirements and design ideas, this paper uses the pl
3、atform of MAX + PLUS software and VHDL hardware description language to design a taximeter system. This paper mainly introduces the structure of the system and circuit design, it not only to achieve, bill, preset and simulate the start, stop, pause and other functions of car, but also to scan the sh
4、owed fare number dynamically. Through the experimental simulation, it can get the results of the design and the simulation wareform by maxplus softwave. By the analysis of software simulation waveform and the hardware debugging results，it shows that the system can achieve the basic functions of taxi
5、meter, such as simulate the bill and so on. If it can be further improved in other areas, marketization will be true to a certain extent .Key words: The rental car costs system FPGA MAX+PLUS VHDL本科毕业设计（论文）- III -目 录摘 要 .IABSTRACT .II目 录 .III前 言 .1第一章 概述 .2第一节 设计背景 .2第二节 EDA 发展概况 .3一、EDA 系统框架结构 .6二、系
6、统级设计 .7第三节 EDA 技术基本特征 .7一、 “自顶向下”的设计方法 .8二、ASIC 设计 .8三、硬件描述语言 .9四、VHDL 的优点 .9第四节 本章小结 .10第二章 出租车计费系统的设计 .11第一节 出租车计费目标 .11第二节 基本设计思想 .11第三节 设计方案比较 .12第四节 本章小结 .14第三章 基于 VHDL 的出租车计费系统的实现 .15第 一 节 VHDL 相 关 介 绍 .15一 、 FPGA 简 介 .15二 、 部 分 模 块 设 计 .16第二节 系统框图及各功能模块的实现及主程序 .17一、程序流程图 .17二、系统总体框图 .18三、计费模块
7、的实现 .19四、十进制转换模块的实现 .20五、车费路程显示模块的实现 .21六、八进制选择模块实现 .22七、显示译码模块实现 .23第三节 本章小结 .24第四章 系统仿真 .24第一节 软件 Altera Max+plus 介绍 .24一、软件功能简介 .24三、MAX+plus II 可编程设计流程 .25四、项目编译（设计处理） .26本科毕业设计（论文）- IV -五、仿真和定时分析（项目校验） .27六、器件编程下载 .27七、可编程逻辑常用设计输入法介绍 .28第二节 模块仿真结果 .28一、十进制转换模块的仿真结果 .28二、计费模块的仿真结果 .29三、车费路程显示模块的
8、仿真结果 .29四、八进制选择模块结果验证 .29五、显示译码模块结果验证 .30第三节 本章小结 .30第五章 结论 .31致 谢 .32参考文献 .33附 录 .34一、英文原文 .34二、中文翻译 .40三、源程序代码 .45计费程序模块程序 .45十进制转换模块程序 .47车费路程显示模块程序 .49八进制选择模块程序 .50显示译码模块程序 .50本科毕业设计（论文）- 1 -前 言二十世纪后半期，随着集成电路和计算机技术的飞速发展，数字系统也得到了飞速发展，其实现方法经历了由分立元件、SSI、MSI 到 LSI、VLSI 以及UVLSI 的过程。同时为了提高系统的可靠性与通用性，微
9、处理器和专业集成电路（ASIC）逐渐取代了通用全硬件 LSI 电路，而 ASIC 以其体积小、重量轻、功耗低、速度快、成本低、保密性好而脱颖而出。目前，业界大量可编程逻辑器件（PLD） ，尤其是现场可编程逻辑器件（FPLD）被大量地应用在 ASIC 的制作当中。在可编程集成电路的开发过程中，以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术最新成果的电子设计自动化（EDA）技术主要能辅助进行三方面的设计工作：IC 设计,电子电路设计以及 PCB 设计其中电子设计技术的核心就是 EDA 技术，EDA 是指以计算机为工作台，融合应用电子技术、计算机技术、智能化技术最新成果而研制成的电子
10、 CAD通用软件包，主要能辅助进行三方面的设计工作，即 IC 设计、电子电路设计和 PCB 设计。它的基本特征是：设计人员按照“ 自顶向下” 的设计方法，对整个系统进行方案设计和功能划分，系统的关键电路用一片或几片专用集成电路(ASIC)实现，然后采用硬件描述语言(HDL)完成系统行为级设计，最后通过综合器和适配器生成最终的目标器件。硬件描述语言(HDL Hardware Description Language)是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻辑功能、电路结构和连接形式，与传统的门级描述方式相比，它更适合大规模系统的设计。VHDL 是一种全方位的硬
11、件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次,支持结构、数据流、行为三种描述形式的混合描述，因此 VHDL 几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用 VHDL 来完成。本科毕业设计（论文）- 2 -第一章 概述第一节 设计背景随着出租车行业的发展，对出租车计费器的要求也越来越高。二十世纪后半期，随着集成电路和计算机技术的飞速发展，数字系统也得到了飞速发展，其实现方法经历了由分立元件、SSI、MSI 到 LSI、VLSI 以及 UVLSI 的过程。同时为了提高系统的可靠性与通用性，微处理器和专业集成电路（ASIC）逐渐取代了通用全硬件
12、LSI 电路，而 ASIC 以其体积小、重量轻、功耗低、速度快、成本低、保密性好而脱颖而出。目前，业界大量可编程逻辑器件（PLD） ，尤其是现场可编程逻辑器件（FPLD ）被大量地应用在 ASIC的制作当中。在可编程集成电路的开发过程中，以计算机为工作平台，融合了应用电子技术、计算机技术、智能化技术最新成果的电子设计自动化（EDA ）技术 主要能辅助进行三方面的设计工作： IC 设计,电子电路设计以及PCB 设计理想的可编程逻辑开发系统能符合大量的设计要求：它能够支持不同结构的器件，在多种平台运行，提供易于使用的界面，并且有广泛的特征。此外，一个设计系统应该能给设计师提供充分自由的设计输入方法
13、和设计工具选择。Altered 公司开发的 MAX+PLUS开发系统能充分满足可编程逻辑设计所有要求。MAX+PLUS 设计环境所提供的灵活性和高效性是无可比拟的。其丰富的图形界面，辅之以完整的、可及时访问的在线文档，使设计人员能够轻松、愉快地掌握和使用 MAX+PLUS软件。编程器是一种专门用于对可编程器（如EPROM,EEPROM,GAL,CPLD,PAL 等）进行编程的专业设备 PLD 器件的逻辑功能描述一般分为原理图描述和硬件描述语言描述，原理图描述是一种直观简便的方法，它可以将现有的小规模集成电路实现的功能直接用 PLD 器件来实现，而不必去将现有的电路用语言来描述，但电路图描述方法
14、无法做到简练；硬件描述语言描述是可编程器件设计的另一种描述方法，语言描述可能精确和简练地表示电路的逻辑功能，现在 PLD 的设计过程中广泛使用。常用的硬件描述语言有 ABEL,VHDL 语言等，其中 ABEL 是一种简单的硬件描述本科毕业设计（论文）- 3 -语言，其支持布尔方程、真值表、状态机等逻辑描述，适用于计数器、译码器、运算电路、比较器等逻辑功能的描述；VHDL 语言是一种行为描述语言，其编结构类似于计算机中的 C 语言，在描述复杂逻辑设计时，非常简洁，具有很强的逻辑描述和仿真能力，是未来硬件设计语言的主流。VHDL 就是超高速集成电路硬件描述语言。覆盖面广，描述能力强，是一个多层次的
15、硬件描述语言。在 VHDL 语言中，设计的原始描述可以非常简练，经过层层加强后，最终可成为直接付诸生产的电路或版图参数描述。具有良好的可读性，即容易被计算机接受，也容易被读者理解。使用期长，不会因工艺变化而使描述过时。因为 VHDL 的硬件描述与工艺无关，当工艺改变时，只需修改相应程序中的属性参数即可。支持大规模设计的分解和已有设计的再利用。一个大规模的设计不可能由一个人独立完成，必须由多人共同承担，VHDL 为设计的分解和设计的再利用提供了有力的支持。第二节 EDA 发展概况电子设计技术的核心就是 EDA 技术，EDA 是指以计算机为工作台，融合应用电子技术、计算机技术、智能化技术最新成果而
16、研制成的电子 CAD 通用软件包，主要能辅助进行三方面的设计工作，即 IC 设计、电子电路设计和PCB 设计。EDA 技术已有 30 年的发展历程，大致可分为三个阶段。70 年代为计算机辅助设计(CAD)阶段，人们开始用计算机辅助进行 IC 版图编辑、PCB 布局布线，取代了手工操作。80 年代为计算机辅助工程(CAE)阶段。与CAD 相比，CAE 除了有纯粹的图形绘制功能外，又增加了电路功能设计和结构设计，并且通过电气连接网络表将两者结合在一起，实现了工程设计。CAE 的主要功能是：原理图输入，逻辑仿真，电路分析，自动布局布线，PCB 后分析。90 年代为电子系统设计自动化(EDA)阶段。中
17、国 EDA 市场已渐趋成熟，不过大部分设计工程师面向的是 PC 主板和小型 ASIC 领域，仅有小部分（约 11%）的设计人员开发复杂的片上系统器件。为了与台湾和美国的设计工程师形成更有力的竞争，中国的设计队伍有必要购入一些最新的 EDA 技术。在信息通信领域，要优先发展高速宽带信息网、深亚微米集成电路、新型元器件、计算机及软件技术、第三代移动通信技术、信息管理、信息安全技术，积极开拓以数字技术、网络技术为基础的新一代信息产品，发展新兴本科毕业设计（论文）- 4 -产业，培育新的经济增长点。要大力推进制造业信息化，积极开展计算机辅助设计（CAD） 、计算机辅助工程（CAE） 、计算机辅助工艺（
18、CAPP） 、计算机机辅助制造（CAM） 、产品数据管理（PDM ） 、制造资源计划（MRPII）及企业资源管理（ERP ）等。有条件的企业可开展“网络制造 ”，便于合作设计、合作制造，参与国内和国际竞争。开展“数控化” 工程和 “数字化”工程。自动化仪表的技术发展趋势的测试技术、控制技术与计算机技术、通信技术进一步融合，形成测量、控制、通信与计算机（M3C）结构。在 ASIC 和 PLD 设计方面，向超高速、高密度、低功耗、低电压方向发展。外设技术与 EDA 工程相结合的市场前景看好，如组合超大屏幕的相关连接，多屏幕技术也有所发展。中国自 1995 年以来加速开发半导体产业，先后建立了几所设
19、计中心，推动系列设计活动以应对亚太地区其它 EDA 市场的竞争。 在 EDA 软件开发方面，目前主要集中在美国。但各国也正在努力开发相应的工具。日本、韩国都有 ASIC 设计工具，但不对外开放 。中国华大集成电路设计中心，也提供 IC 设计软件，但性能不是很强。相信在不久的将来会有更多更好的设计工具有各地开花并结果。据最新统计显示，中国和印度正在成为电子设计自动化领域发展最快的两个市场，年复合增长率分别达到了50%和 30%。EDA 技术发展迅猛，完全可以用日新月异来描述。EDA 技术的应用广泛，现在已涉及到各行各业。EDA 水平不断提高，设计工具趋于完美的地步。EDA 市场日趋成熟，但我国的
20、研发水平还很有限，需迎头赶上。可编程逻辑器件自 70 年代以来经历了 PAL，GALCPLD,FPGA 几个发展阶段，其中 CPLD/FPGA 高密度可编程逻辑器件，目前集成度已高达 200 万门/片，它将各模块 ASC 集成度高的优点和可编程逻辑器件设计生产方便的特点结合在一起，特别适合于样品研制或小批量产品开发，使产品能以最快速度上市，而当市场扩大时，他可以很容易的转换掩膜 ASIC 实现，因此开发风险也大为降低。硬件描述语言（HDL）是一种用于设计硬件电子系统的计算机语言，他用软件编程的方式来描述电子系统的逻辑功能、电路结构和链接形式，与传统的门级描述方式相比，他更适合于大规模系统的设计
21、。 例如一个 32 位的加法器，利用图形输入软件需要输入 500 至 1000 个门，而利用 VHDL 语言只需要书写一行 A=B+C 即可。而且 VHDL 语言可读性强，易于修改和发现错误。早期的硬件描述语言如 ABEL,HDL,AHDL,由不同的 EDA 厂商开发，本科毕业设计（论文）- 5 -互不兼容，而且不支持多层次设计，层次间翻译工作要由人工完成。为了克服以上不足，1985 年，美国国防部正式推出了告诉集成电路硬件描述语言VHDL，1987 年 IEEE 采纳 VHDL 为硬件描述语言标准（IEEE STD-1076） 。VHDL 是一种全方位的硬件描述语言，包括系统行为级。寄存器传
22、输级和逻辑门多个设计层次，支持结构、数据流和行为三中描述形式的混合描述，因此 VHDL 几乎覆盖了以往各种硬件语言的功能，整个自顶向下或由下向上的电路设计过程都可以用 VHDL 来完成。VHDL 还具有以下特点：1VHDL的宽范围描述能力是他成为高层设计的核心，将设计人员的工作重心提高到了系统功能的实现与调试，而花较少的精力于物理实现。VHDL 可以用简洁明确的代码描述来进行复杂控制逻辑设计，灵活且方便，而且也便于设计结果的交流、保存和重用。3.VHDL 的设计不依赖于特定的器件，方便了工艺的转换。4.VHDL 是一个标准语言，为众多的 EDA 厂商支持，因此移植性好。传统的硬件电路设计方法是
23、采用自下而上的设计方法，即根据系统对硬件的要求，详细编制技术规格书，并画出系统控制流图；然后根据技术规格书和系统控制流图，对系统的功能进行细化，合理地划分功能模块，并画出系统的功能框图；接着就进行各功能模块的细化和电路设计；各功能模块电路设计、调试完成后，将各功能模块的硬件电路连接起来再进行系统的调试，最后完成整个系统的硬件设计。采用传统方法设计数字系统，特别是当电路系统非常庞大时，设计者必须具备较好的设计经验，而且繁杂多样的原理图的阅读和修改也给设计者带来诸多的不便。为了提高开发的效率，增加已有开发成果的可继承性以及缩短开发周期，各 ASIC 研制和生产厂家相继开发了具有自己特色的电路硬件描述语言（Hardware Description Language，简称HDL） 。但这些硬件描述语言差异很大，各自只能在自己的特定设计环境中使用，这给设计者之间的相互交流带来了极大的困难。因此，开发一种强大的、标准化的硬件描述语言作为可相互交流的设计环境已势在必行。于是，美国于 1981 年提出了一种新的、标准化的 HDL，称之为 VHSIC（Very High Speed Integrated Circuit） Hardware Description Language，简
