1、第 6 章,存储器,第6章 存储器,本章重点： 掌握各种存储器的工作原理及其CPU的存储器的扩展。 本章难点： 理解存储器的工作原理及其地址空间的确定。,存储器（Memory）是计算机的重要组成部件，用来存放数据和程序的。半导体存储器由于其体积小、速度快、耗电少、价格低等优点而在微机系统中得到广泛的应用。,6.1 概述,6.1.1 存储器的分类,根据存取方式的不同，半导体存储器可以分为随机存取存储器RAM(Random Access Memory)和只读存储器ROM(Read Only Memory)两大类。如图所示。,6.1.1 存储器的分类,1.存储容量 2.存取速度 3.功耗 4.可靠性
2、 5.性能价格比,6.1.2 半导体存储器主要性能指标,1.存储体 2.地址译码器 3.控制逻辑电路 4.数据缓冲器,6.1.3 存储器芯片的一般结构,1静态RAM基本存储电路 静态RAM基本存储电路用来存储1位二进制信息（0或1），是组成存储器的基础。静态MOS六管基本存储电路如图所示。 特点：不需要刷新，外围电路简化；集成度较低、功耗较大等。,6.2 随机存储器(RAM),6.2.1 静态随机存储器(SRAM),2静态RAM芯片 常用的典型SRAM芯片有2114、6116、6264、62256等 2114芯片 2114芯片是1K4的静态 RAM芯片，其引脚图如图6-4所示。 地址输入端10
3、个(A9A0)； 数据输入/输出端4位(I/O1I/O4)； 片选端 ； 写允许控制端 。,(2)6116芯片,6116芯片的容量为2K8bit，有2048个存储单元。工作过程如下： 读出时：A10A0送地址信号到行、列地址译码器，经译码后选中一个存储单元；由CS0，OE0，WE1构成读出逻辑；被选中单元的8位数据经I/O电路和三态门送到D7D0输出。,写入时：A10A0送地址信号到行、列地址译码器，经译码后选中一个存储单元；由CS0，OE1，WE0构成写入逻辑；从D7D0端输入的数据经三态门到I/O电路，写到存储单元中。 无操作：CS1，I/O三态门呈高阻状态，存储器芯片与系统总线“脱离”。
4、,（1）存储器基本电路单管动态电路（MOS管栅极与衬底之间分布电容） （2）特点：定时刷新。 （3）刷新要求：在几毫秒时间内每隔一段时间刷新一次；进行刷新操作的时间内存储器不能进行读写（死时间）；在每一个指令周期中利用CPU不进行访内操作的时间进行刷新。,6.2.2 动态RAM(DRAM),特点：信息在使用时不能被改变（只能读出， 不能写入）；用于存放固定的程序和常量 优点：非易失性的。,6. 3 只读存储器（ROM）,掩膜式ROM制成后，用户不能修改。 可编程只读存储器（PROM）可以由用户自己编程（只可写入一次）。 可擦写只读存储器（EPROM）写入：利用编程器。擦除：利用紫外线光照射。
5、电擦写可编程只读存储器(E2PROM)特点：对硬件电路没有特殊要求，操作简单；在线读写，在断电情况下保存的数据信息不会丢失；可在写入过程中自动进行擦写。,常用的典型EPROM芯片有 2708（1K8）、2716(2K8)、 2732 (4K8) 、2764(8K8)、 27128(16K8)、27256(32K8)、 27512(64K8)等，,(1) 2764A芯片 EPROM2764A芯片为双列直插式28引脚的标准芯片，有13条地址线，8条数据线，2个电压输入端Vcc和VPP，一个片选端CS，此外还有输出允许OE和编程控制端PGM ，容量为8K8位，其引脚如图所示。七种工作方式如表所示。,
6、CPU要实现对存储单元的访问，首先要选择存储芯片，即进行片选；然后再从选中的芯片中依地址码选择出相应的存储单元，以进行数据的存取，这称为字选。片内的字选是由CPU送出的N条低位地址线完成的，地址线直接接到所有存储芯片的地址输入端，而片选信号则是通过高位地址得到的。实现片选的方法可分为三种：线选法、全译码法和部分译码法。,6.4 存储器地址选择,线选法就是用除片内寻址外的高位地址线直接分别接至各个存储芯片的片选端，当某地址线信号为“0”时，就选中与之对应的存储芯片。 特点：不需要地址译码器，线路简单，适用于连接存储芯片较少的场合。,6.4 存储器地址选择,6.4.1 线选法,全译码法将片内寻址外
7、的全部高位地址线作为地址译码器的输入，把经译码器译码后的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。 译码法的优点是每片(或组)芯片的地址范围是唯确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高。,6.4.2 全译码法,部分译码法是对高位地址线中的一部分(而不是全部)进行译码，以产生各存储器芯片的片选控制信号。当采用线选法地址线不够用，而又不需要全部存储器空间的寻址能力时，可采用这种方法。,6.4.3 部分译码法,1芯片选择 2CPU与存储芯片的时序验算 3地址分配与连接 4数据线的连接 5控制信号的连接 6负载能力
8、的验算,6.5 CPU与存储器的连接,6.5.1 CPU与存储体连接时需解决的问题,8位CPU有16根地址线A15A0，8根数据线D7D0。CPU可接访问的空间为64K，地址范围为0000HFFFFH，容量扩展存储器的类型可以是ROM和RAM。,6.5 CPU与存储器的连接,6.5.2 8位CPU与存储器的连接,1ROM与8位CPU的连接 设某系统需扩展6KB的ROM，地址范围安排在0000H17FFH，选用3片EPROM 2716构成。 2716的容量2K8位，8根数据线，11根地址线，CPU地址总线A10A0与芯片的地址线直接接连，高位地址线A15A11通过译码器74LS138产生，且3片
9、2716的高位地址分别为00000，00001，00010。选择A13A12A11作为3位输入端，并保证A15A14分别低电平，为低电平有效，2716与8位CPU的连接线路示意图如图所示。,6.5.2 8位CPU与存储器的连接,3ROM、RAM与8位CPU连接 某8位微处理器有地址线16根，数据线8根，存储器请求控制信号为 ，读控制信号 ，写控制信号 ，试为该CPU设计一存储器，要求扩展ROM 6KB，地址从0000H开始（连续），RAM 16KB，地址从4000H 开始（连续）,(1) 芯片选择 系统扩展ROM6KB，可选4 K8 EPROM(2732）与2K8 EPROM（2716）各1片
10、。 扩展RAM可选8 K8 SRAM（6264）2片。ROM、RAM与8位CPU的连接示意图如图所示。 (2) 地址分配与连接 低位地址线直接与芯片地址线相连，高位地址A15A14 A13产生片选信号。地址分配如表所示。 (3) 数据线的连接 芯片8位数据线与数据总线直接接连。 (4) 控制信号连接 控制信号连接如图所示。,ROM、RAM与8位CPU连接地址分配表,8086CPU有20位地址线，无论在最小方式下，还是在最大方式下，都可寻址1 MB的存储空间，存储器通常按字节组织排列成一个个单元，每个单元用一个地址码表示，这称为存储器的标准结构。若存放的数据为8位，则将它们按顺序进行存放；若存放
11、的数据为16位的字，则将字的高位字节存于高地址单元，低位字节存于低地址单元；若存放的数据为32位的双字(这通常是指地址指针数据)，则将地址指针的偏移量(字)存于低地址单元中，将地址指针的段基址(字)存于高地址单元中。,6.6 8086 CPU的存储器扩展,8086CPU在组织1 MB的存储器时，其空间实际上被分成两个512 KB的存储体(或称为存储库)，分别称为偶地址体和奇地址体。奇地址体与8086数据总线中的D15D8相连，其中每个单元的地址均为奇数。偶地址体与数据总线中的D7D0相连，其中每个单元的地址均为偶数。地址线A0和控制线用于存储体的选择，分别接到每个存储体的选择端，其余地址线A19A1同时接到两个存储体的存储芯片上，以寻址每个存储单元。存储器奇/偶存储体与总线的连接如图所示。,6.6 8086 CPU的存储器扩展,本章完 谢谢大家,
