1、AD9854数字合成器是高集成度的器件，它采用先进的DDS技术，片内整合了两路高速、高性能正交D/A转换器通过数字化编程可以输出I、Q两路合成信号。在高稳定度时钟的驱动下，AD9854将产生一高稳定的频率、相位、幅度可编程的正弦和余弦信号，作为本振用于通信，雷达等方面。AD9854的DDS核具有48位的频率分辨率（在300M系统时钟下，频率分辨率可达1uHZ）。输出17位相位截断保证了良好的无杂散动态范围指标。AD9854允许输出的信号频率高达150MHZ，而数字调制输出频率可达100MHZ。通过内部高速比较器正弦波转换为方波输出，可用作方便的时钟发生器。器件有两个14位相位寄存器和一个用作B
2、PSK操作的引脚。对于高阶的PSK调制，可通过I/O接口改变相位控制字实现。具有改进DDS结构的12位I和Q通道D/A转换器可以提供较大的带宽并有较好的窄带无杂散动态范围（SFDR）。如果不使用Q通道的正交功能，它还可以通过配置，由用户编程控制D/A转换。当配置高速比较器时，12位D/A输出的方波可以用来做时钟发生器。它还有两个12位数字正交可编程幅度调制器，和通断整形键控功能，并有一个非常好的可控方波输出。同时脉冲调制功能在宽带扫频中也有重要应用。AD9854的300M系统时钟可以通过4X和20X可编程控制电路由较低的外部基准时钟得到。直接的300M时钟也可以通过单端或差分输入。AD9854
3、还有单脚输入的常规FSK和改进的斜率FSK输出。AD9854采用先进的0.35微米COMS工艺在3.3V单电源供电的情况下提供强大的功能。AD9854采用节省空间的80脚LQFP表面装配封装和改进散热的80脚LQFP封装。AD9854的引脚与AD9852的单频信号发生器模式相兼容。AD9854的特定操作允许温度是工业级范围：-40到85摄氏度。AD9854程序#include /晶振可以用11.0592MHZ，如果用串口的话 /提示：在调试程序的时候晶振用12MHZ#define HC_573_C P2_7#defineMASTER_RESET P2_1#define IO_UP P2_6#d
4、efineWRB_SCLK P2_5#defineRDB_CSB P2_4#defineFSK_BPSK_HOLD P2_3#defineSHAPED_LEYING P2_2void AD9854_F();void AD9854_IO_INT();void DLY_400MS();void TAB_DataWord();void F_DataWord();void V_Int();unsigned char temp;/unsigned char UPFLAG;unsigned char TAB_Data40;unsigned char F_Data6;void main() V_Int();
5、while(1)TAB_DataWord();F_DataWord(); while(1) if(!P1_0) AD9854_F(); if(!P1_1) AD9854_IO_INT(); if(!P1_2) MASTER_RESET=1; SHAPED_LEYING=1; MASTER_RESET=0; HC_573_C=0; /*/void TAB_DataWord()TAB_Data0=0X00;TAB_Data1=0X00; /00H Phase Adjust Register #1 (Bits 15, 14 dont care) Phase #1 相位为0 /01H Phase Ad
6、just Register #1 01HTAB_Data2=0X00; /02H Phase Adjust Register #2 (Bits 15, 14 dont care) Phase #2 相位为0TAB_Data3=0X00; /03H Phase Adjust Register #1 03H TAB_Data4=0X00; /Frequency Tuning Word 1 /0000431BDE83 TAB_Data5=0X10; /Frequency Tuning Word 1 TAB_Data6=0X43; /Frequency Tuning Word 1 TAB_Data7=
7、0X1B; /Frequency Tuning Word 1 TAB_Data8=0XDE; /Frequency Tuning Word 1 TAB_Data9=0X83; /Frequency Tuning Word 1 TAB_Data10=0X00; /Frequency Tuning Word 2 47:40TAB_Data11=0X00; /Frequency Tuning Word 2 TAB_Data12=0X43; /Frequency Tuning Word 2 TAB_Data13=0X1B; /Frequency Tuning Word 2 TAB_Data14=0XD
8、E; /Frequency Tuning Word 2 TAB_Data15=0X83; /Frequency Tuning Word 2 /500KHZTAB_Data16=0X01; /Delta Frequency Word TAB_Data17=0X47; /Delta Frequency Word TAB_Data18=0XAE; /Delta Frequency Word TAB_Data19=0X14; /Delta Frequency Word TAB_Data20=0X7A; /Delta Frequency Word TAB_Data21=0XE1; /Delta Freq
9、uency Word 三角波 /频率为0TAB_Data22=0X00; /Update Clock TAB_Data23=0X00; /Update Clock TAB_Data24=0X00; /Update Clock TAB_Data25=0XF0; /Update Clock /系统出现寄存器更新信号reg.Int Update Clk.=0;外部更新TAB_Data26=0X00; /Ramp Rate Clock (Bits 23, 22, 21, 20 dont care)TAB_Data27=0X00; /Ramp Rate Clock TAB_Data28=0X00; /R
10、amp Rate Clock TAB_Data29=0X00; /Dont Care(0),Dont Care(0),Dont Care(0),Comp PD(0),Reserved_Always Low(0),QDAC PD(0),DAC PD(0),DIG PD(0).TAB_Data30=0X60; /Dont Care(0),PLL Range(1),Bypass PLL(1),Ref Mult 4(0),Ref Mult 3(0),Ref Mult 2(0),Ref Mult 1(0),Ref Mult 0(0).TAB_Data31=0X00; /CLR ACC1(0),CLR A
11、CC2(0),Triangle(0)(三角波),SRC QDAC(0),Mode 2(0),Mode 1(0),Mode 0(0),Int Update Clk(0). 注意TAB_Data32=0X40; /Dont Care(0),Bypass_Inv_Sinc(0),OSK EN(0),OSK INT(0),Dont Care(0),Dont Care(0),LSB First(0),SDO_Active(0).TAB_Data33=0X00; /Output Shape Key I Mult (Bits 15, 14, 13, 12 dont care)TAB_Data34=0X0F;
12、 /Output Shape Key I Mult TAB_Data35=0X00; /Output Shape Key Q Mult (Bits 15, 14, 13, 12 dont care)TAB_Data36=0X0F; /Output Shape Key Q Mult TAB_Data37=0X0F; /Output Shape Key Ramp Rate TAB_Data38=0X00; /QDAC (Bits 15, 14, 13, 12 dont care)TAB_Data39=0X0F; /QDAC (Data is required to be in twos compl
13、ement format)/*/void F_DataWord()F_Data0=0X00;/Frequency Tuning Word 1 /00029F16B11C/0000A7C5AC47F_Data1=0X02;/Frequency Tuning Word 1 F_Data2=0X9F;/Frequency Tuning Word 1 F_Data3=0X16;/Frequency Tuning Word 1 F_Data4=0XB1;/Frequency Tuning Word 1 F_Data5=0X1C; /Frequency Tuning Word 1 /*/void AD98
14、54_F() unsigned char i; unsigned char tempf; / HC_573_C=0 ;选通 MASTER_RESET=0; RDB_CSB=1; WRB_SCLK=0; IO_UP=0; tempf=4; for(i=0;i6;i+) HC_573_C=1; /选通地址 P0=tempf; HC_573_C=0; /关闭HC573 ACC=F_Datai; P0=ACC; WRB_SCLK=0; WRB_SCLK=1; tempf+; WRB_SCLK=1; IO_UP=0; IO_UP=1; /*/void AD9854_IO_INT() unsigned c
15、har i; DLY_400MS(); MASTER_RESET=0; MASTER_RESET=0; FSK_BPSK_HOLD =1;/多功能管脚 SHAPED_LEYING =1; /Must First Be Selected in the Programming Control Register /to Function. A logic high will cause theI and Q DAC outputs /to ramp-up from zero-scale to full-scale amplitude at a preprogrammed/rate.Logic low
16、 causes the full-scale output to ramp-down /to zero-scale at the preprogrammed rate. RDB_CSB=1; /Active LOW. This pin is shared with RDB when WRB_SCLK=0; /并行写数据时钟.低电平有效 IO_UP=0; /数据写入准备 temp=0; /表格首数据地址 /AD9854 寄存器首地址 for(i=0;i40;i+) HC_573_C=1; P0=temp;/送地址 HC_573_C=0; /取对应地址的数据 ACC=TAB_Datai; P0=A
17、CC; WRB_SCLK=0; WRB_SCLK=1; temp+; WRB_SCLK=1; /关闭数据接收 IO_UP=0; IO_UP=1; /*/void V_Int() unsigned char tempf; / HC_573_C=0 ;选通 MASTER_RESET=0; RDB_CSB=1; WRB_SCLK=0; tempf=0X1F; HC_573_C=1; /选通地址 P0=tempf; HC_573_C=0; /关闭HC573 ACC=0X00; P0=ACC; WRB_SCLK=0; WRB_SCLK=1; DLY_400MS(); WRB_SCLK=1; DLY_400MS(); /*/void DLY_400MS() unsigned char i,j;for(i=0;i90;i+)for(j=0;j60;j+);
